logo 大学堂

Verilog HDL数字集成电路设计原理与应用

Verilog 共30课时 21小时25分16秒
简介

本书系统地对Verilog HDL语法和程序设计进行了介绍,明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL语言中的不同,通过对典型的组合逻辑电路时序逻辑电路和测试程序的设计举例,较为完整地说明了Verilog HDL语言在数字集成电路中的使用方法。

全书共8章,主要内容包括硬件描述语言和Verilog HDL概述,Verilog HDL的基本语法,Verilog HDL程序设计语句和描述方式,Verilog HDL对组合逻辑和时序逻辑的设计和举例,Verilog HDL集成电路测试程序和测试方法,较为复杂的数字电路和系统的设计举例,数字集成电路中Verilog HDL的EDA工具和使用,以及对Verilog HDL发展的分析等。

第1章 Verilog HDL数字集成电路设计方法概述 1
1.1 数字集成电路的发展和设计方法的演变 1
1.2 硬件描述语言 3
1.3 Verilog HDL的发展和国际标准 3
1.4 Verilog HDL和VHDL 5
1.5 Verilog HDL在数字集成电路设计中的优点 7
1.6 功能模块的可重用性 9
1.7 IP核和知识产权保护 9
1.8 Verilog HDL在数字集成电路设计流程中的作用 10
本章小结 11
思考题和习题 11
第2章 Verilog HDL基础知识 13
2.1 Verilog HDL的语言要素 13
2.1.1 空白符 13
2.1.2 注释符 13
2.1.3 标识符和转义标识符 14
2.1.4 关键字 14
2.1.5 数值 15
2.2 数据类型 17
2.2.1 物理数据类型 18
2.2.2 连线型和寄存器型数据类型的声明 21
2.2.3 存储器型 22
2.2.4 抽象数据类型 22
2.3 运算符 24
2.3.1 算术运算符 24
2.3.2 关系运算符 25
2.3.3 相等关系运算符 26
2.3.4 逻辑运算符 27
2.3.5 按位运算符 27
2.3.6 归约运算符 28
2.3.7 移位运算符 29
2.3.8 条件运算符 30
2.3.9 连接和复制运算符 30
2.4 模块 31
2.4.1 模块的基本概念 31
2.4.2 端口 33
本章小结 33
思考题和习题 34
第3章 Verilog HDL程序设计语句和描述方式 35
3.1 数据流建模 35
3.2 行为级建模 37
3.2.1 过程语句 38
3.2.2 语句块 41
3.2.3 过程赋值语句 44
3.2.4 连续赋值语句 47
3.2.5 条件分支语句 49
3.2.6 循环语句 53
3.3 结构化建模 57
3.3.1 模块级建模 57
3.3.2 门级建模 64
3.3.3 开关级建模 66
本章小结 68
思考题和习题 68
第4章 Verilog HDL数字逻辑电路设计方法 71
4.1 Verilog HDL语言的设计思想和可综合特性 71
4.2 组合电路的设计 74
4.2.1 数字加法器 77
4.2.2 数据比较器 80
4.2.3 数据选择器 81
4.2.4 数字编码器 82
4.2.5 数字译码器 87
4.2.6 奇偶校验器 89
4.3 时序电路的设计 91
4.3.1 触发器 96
4.3.2 计数器 99
4.3.3 移位寄存器 100
4.3.4 序列信号发生器 101
4.4 有限同步状态机 105
本章小结 115
思考题和习题 115
第5章 仿真验证与Testbench编写 119
5.1 Verilog HDL电路仿真和验证概述 119
5.2 Verilog HDL测试程序设计基础 120
5.2.1 Testbench及其结构 120
5.2.2 测试平台举例 123
5.2.3 Verilog HDL仿真结果确认 126
5.2.4 Verilog HDL仿真效率 128
5.3 与仿真相关的系统任务 129
5.3.1 $display和$write 129
5.3.2 $monitor和$strobe 131
5.3.3 $time和$realtime 133
5.3.4 $finish和$stop 134
5.3.5 $readmemh和$readmemb 136
5.3.6 $random 137
5.3.7 值变转储文件系统任务 138
5.4 信号时间赋值语句 142
5.4.1 时间延迟的语法说明 142
5.4.2 时间延迟的描述形式 143
5.4.3 边沿触发事件控制 147
5.4.4 电平敏感事件控制 151
5.5 任务和函数 152
5.5.1 任务 152
5.5.2 函数 156
5.5.3 任务与函数的区别 159
5.6 典型测试向量的设计 160
5.6.1 变量初始化 160
5.6.2 数据信号测试向量的产生 161
5.6.3 时钟信号测试向量的产生 162
5.6.4 总线信号测试向量的产生 164
5.7 用户自定义元件模型 166
5.7.1 UDP的定义与调用 166
5.7.2 UDP应用实例 167
5.8 基本门级元件和模块的延迟建模 170
5.8.1 门级延迟建模 170
5.8.2 模块延迟建模 174
5.8.3 与时序检查相关的系统任务 177
5.9 编译预处理语句 178
5.9.1 宏定义 178
5.9.2 文件包含处理 180
5.9.3 仿真时间标度 181
5.9.4 条件编译 182
5.9.5 其它语句 183
5.10 Verilog HDL测试方法简介 183
本章小结 184
思考题和习题 184
第6章 Verilog HDL高级程序设计举例 188
6.1 数字电路系统设计的层次化描述方法 188
6.2 典型电路设计 192
6.2.1 加法器树乘法器 192
6.2.2 Wallace树乘法器 196
6.2.3 复数乘法器 198
6.2.4 FIR滤波器的设计 199
6.2.5 片内存储器的设计 203
6.2.6 FIFO设计 208
6.2.7 键盘扫描和编码器 212
6.2.8 log函数的Verilog HDL设计 219
6.2.9 CORDIC算法的Verilog HDL实现 223
6.3 总线控制器设计 231
6.3.1 UART接口控制器 231
6.3.2 SPI接口控制器 236
本章小结 240
思考题和习题 240
第7章 仿真测试工具和综合工具 242
7.1 数字集成电路设计流程简介 242
7.1.1 设计规范 242
7.1.2 设计划分 243
7.1.3 设计输入 243
7.1.4 仿真 243
7.1.5 综合 244
7.1.6 适配布线 244
7.1.7 时序分析 244
7.1.8 物理验证 245
7.1.9 设计结束 245
7.2 测试和仿真工具 245
7.2.1 ModelSim的使用 246
7.2.2 NC-Verilog的使用 254
7.3 综合工具 257
7.3.1 Synplify的使用 257
7.3.2 Design Compiler的使用 262
7.4 测试和综合举例 265
7.4.1 自动布局布线 265
7.4.2 后仿真 266
7.4.3 在ModelSim中加入仿真库 268
本章小结 270
思考题和习题 270
第8章 设计与验证语言的发展趋势 272
本章小结 276
思考题和习题 276
参考文献 277

课程目录
展开全部

猜您喜欢

推荐帖子

【TI首届低功耗设计大赛】“偷电”的蓝牙温度计_Part1
前段时间一直忙于项目,现在稍微有点时间了,既然是低功耗大赛,那就发挥金刚狼的低功耗优势,用FR5969为主控MCU做一款“偷电”的温度计。设计目标:利用一块小太阳能电池板提供能量,通过超级电容进行储能,经过LDO(或者去掉LDO)将能量输送给FR5969,FR5969读取热敏电阻的分压,计算出温度值显示在段码液晶LCD屏幕上,如果当前有蓝牙设备连接并且超级电容的能量可以满足发送数据要求则给手机发送
hanskying666 能源基础设施
关于at89s52单片机的看门狗程序问题
我想问一下 单片机用的是at89s52 看门狗是硬件还是软件?需要另加外围的硬件电路吗?谁能给讲讲?还是看门狗只是一个程序 不需要外围器件支持?谢谢 我是新手 请多多指教 谢谢
rightnow10 嵌入式系统
想问一下ad中断的结果问题。。。
result寄存器到底是只存转换好的结果,还是连中间结果也用这个寄存器的呢?我在调试ad中断的时候用的是“仿真挂起立即停止转化”,然后我设置断点,到断点出看result寄存器,发现不是我要的值,在设置方式字为“仿真挂起后转换完毕后在停止ad”,这样的话到断点出在单步一条指令就会出现我要的期望值,难道ad的中间结果也放在result寄存器???
e3e4shine 模拟与混合信号
LPC1114/LPC11U14和LPC1343对比学习(二)GPIO
对处理器的学习一般都是从GPIO开始,下面我们将对比这三种芯片的GPIO的应用及区别。下面三个表示是三种芯片的GPIO寄存器,从表可以看出,LPC1114的GPIO和LPC1343的GPIO寄存器是兼容的,也就是说这两类芯片的端口控制程序也是完全兼容的;反而LPC11U14作为LPC1100系列的一员却并不兼容,不知道NXP为什么要这样设计,真让人困惑啊?????1. LPC1114 GPIO寄存
zhaojun_xf NXP MCU
请教一个电路
各位大大,我有一块GR47模块,想做一个最简单的外围电路,只要SIM卡槽和一些必要电路。用串口和PC连,可以发彩信。。。哪位可以告诉我这个电路可以怎么做啊?
Mona 嵌入式系统
玩转Zynq连载35——基于Vivado的Virtual IO在线板级调试
1 概述基于Vivado的板级调试介绍,可以参考文档《玩转Zynq-基础篇:基于Vivado的在线板级调试概述.pdf》。这里我们以zstar_ex55工程为例,对FPGA的Virtual IO(简称VIO)使用进行介绍和实战操练。2 探测阶段识别出VIO的待探测信号如图所示,对于VIO而言,reg_rdtest是我们要写入到axi_gp_data.v模块的信号;reg_second则是我们从ax
ove学习使我快乐 FPGA/CPLD
推荐内容

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved