logo 大学堂

应用于智能无线网络的Smarter Solutions

Xilinx Smarter Solutions 无线网络 共1课时 4分9秒
简介

移动IP的使用呈爆炸式增长态势,据国际电信联盟(ITU),信息与通信技术(ICT)报告称,在2000年到2010年间,手机用户增长了八倍,这个速度远远超过了同期互联网用户数的增长速度。

猜您喜欢

推荐帖子

FPGA的速度等级
多次转载后不知道原作者了,感觉还是有点内容的。启发:认识观的改变!最初接触speedgrade这个概念时,很是为Altera的-6、-7、-8速度等级逆向排序的方法困惑过一段时间。不很严密地说,“序号越低,速度等级越高”这是Altera FPGA的排序方法,“序号越高,速度等级也越高”这是Xilinx FPGA的排序方法。从那时起,就一直没搞明白speedgrade是怎么来的,唯一的概念是:同一款
征服 FPGA/CPLD
显摆一下,收到论坛芯币换的月饼啦
[i=s] 本帖最后由 qwqwqw2088 于 2014-9-4 18:26 编辑 [/i][b][size=3][color=#a0522d] 看到论坛举行的中秋芯币兑大礼活动[url=https://www.eeworld.com.cn/huodong/xinbi/duihuan.php]https://www.eeworld.com.cn/huodong/xinbi/duihuan.php
qwqwqw2088 聊聊、笑笑、闹闹
固态盘分区格式可以选择NTFS么???
如题
tornadofeng 嵌入式系统
利用RAM构建平滑窗口滤波方法
滑动窗口滤波是一种很好滤波方法。这种方法不影响数据的实效性,每个数据都与前面一段数据相关联,这样瞬间峰值或毛刺对下一个数据影响较小。在FPGA数据处理中,如果大量数据需要进行滑动滤波,如果定义寄存器来设计上面的算法,务必消耗大量的逻辑资源,影响FPGA中其他逻辑功能的实现。为了节省逻辑资源,考虑使用RAM来进行数据存储和移动,是一种不错的的方法。利用RAM完成平滑窗口滤波,需要考虑RAM的消耗的时
eeleader FPGA/CPLD
如何提高这个时钟程序的精度呢?
翻了以前的程序看了下,这个程序是不用实时时钟芯片来完成时钟功能的。和秒表对了一下时间,发现竟然在1分钟内慢了4秒钟,顿时纠结了=。=于是我决定思考、调试一下视图解决这个问题。这个程序是利用单片机的定时器中断来完成简单的时钟功能的。定时器中断标志位为count,刚开始程序的定时器计数初值设置的是50ms,count==20的时候把秒数++,以此类推。根据计算数值,确实是1s无误=。=于是思考了一下原
qrswll 单片机
28335驱动一个1602
傻逼了,用28335驱动一个1602,竟然没搞定。#include "DSP2833x_Device.h"// DSP2833x Headerfile Include File#include "DSP2833x_Examples.h"// DSP2833x Examples Include Filevoid LCD_Init(void){LCD_delay(1000);LCD_delay(100
elvike DSP 与 ARM 处理器

讲师简介

EE资深网友

推荐内容

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved