- 本课程为精品课，您可以登录eeworld继续观看：
- Terasic Demo演示
- 登录
- 时长：4分32秒
- 日期：2014/10/20
- 收藏视频
- 上传者：chenyy
- 去评论
推荐帖子
-
JMP和Minitab的比较：简单回归分析
- 上次看到有人以“基本统计分析”的应用为出发点对JMP和Minitab进行了真刀真枪的大PK，并且得出JMP在统计专业性和整体易用性方面远胜于Minitab的结论。笔者对该作者实事求是的风格颇感认同，在此继续遵循这一原则，从另外一个常用统计工具“简单回归分析”的应用来再次比较JMP和Minitab到底孰优孰劣。将相同的两列数据“X”和“Y”分别输入到最新版的JMP7和Minitab15中，想得到线性
-
wkhccie
嵌入式系统
-
TI实验室的事
- 我们实验室上个月申请了“TI实验室”，但是到现在结果还没出来，有谁知道要等多长时间结果才能出来？谢谢
-
450678797
微控制器 MCU
-
Arrow SoC Kit学习笔记
- [i=s] 本帖最后由 luweixuancl 于 2014-12-13 12:15 编辑 [/i]
-
luweixuancl
FPGA/CPLD
-
pads 铺铜，过孔却断开连接的疑惑
- 不知怎的。突然出现一个情况。之前画的pcb。已经铺过铜。一个过孔网络是地。它的正反面都通过花孔连接到铜皮。每次打开pcb，只有铺铜外框。但是， 过孔和顶层，底层的和铜皮是相连的。此时，我再次铺铜，却发现。过孔周围的花孔，消失了。变成孤立 的过孔。铺铜导致原有连接断开。不多分析是否科学了。各种尝试吧。看到网上有说，过孔如果有连线，铺铜后，就会与铜皮断开连接。我把过孔的连线删干净。就一个单独的孔。也没
-
ienglgge
PCB设计
-
跪求时序逻辑的教学视频，看文档资料实在看不下去...
- 时序逻辑这块老是感觉学的不通透啊，好痛苦。。。个人又是比较喜欢通过视频来学习的，看资料会犯困{:1_101:}各位路过的大神，有没有好的时序逻辑视频分享一下:loveliness:
-
你不懂我伤悲
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
