- 本课程为精品课，您可以登录eeworld继续观看：
- 2011 ARM Techcon系列之意法半导体
- 登录
- 时长：2分38秒
- 日期：2011/08/31
- 收藏视频
- 上传者：chenyy
- 去评论
推荐帖子
-
交流电的疑问
- [size=14px]如果把电网电压理想化为标准的正弦波进行考虑[/size][size=14px]它的有效值是220V，峰值时311V[/size][size=14px]但在它毕竟是按照正弦波进行变化的，会有过零时刻[/size][size=14px]如果在过零的时刻，岂不是那一瞬间电压为零了吗？[/size][size=14px]此时没有电压，这不会有什么影响吗？[/size][size=14
-
shaorc
综合技术交流
-
利用FPGA实现高性能数字电视系统
- 由于MPEG-2压缩技术的采用，绝大多数市场都已接受数字电视(DTV)，但情况并非如此简单。H.26?-AVC (MPEG-4 第10部分)和微软的VCI压缩标准承诺可为标准和高清(HD)电视带来更大幅度的进步。广播设备OEM将需要采用这些新兴的压缩编码标准，以有效地满足目前及未来的带宽要求。在这个设计转换过程中，OEM不但要面对内核的视频编解码器标准，还要应对各种要求更高的视频前/后处理算法，这
-
hzyhhw45
FPGA/CPLD
-
为什么我的中断响应时间会那么长？
- 我的时钟周期为1/20uS，那么我的中断响应时间应该在5/20uS左右，但实际上测出来的响应时间在2.5uS左右，这个时间长了好多，不知道是什么原因造成的？那个高手有这方面经验的请指点一下。
-
chenczy
单片机
-
QuartusII编译task的问题
- 我在用QuartusII模拟I2C总线的时候，写了一个任务task shift_in;output [7:0] shift;begin@(posedgescl) shift[7] = sda;@ (posedgescl) shift[6] = sda;@ (posedgescl) shift[5] = sda;@ (posedgescl) shift[4] = sda;@ (posedgescl)
-
ulovefw
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
