课程介绍
相关标签: FPGA Verilog
《Verilog RTL编程实践》是以美国硅谷技术研究院的培训教材《Digital VLSI Design with Verilog》《Verilog数字VLSI设计教程》(中文翻译版)为参考教材开发的一门工程实践类课程。课程不仅是对Verilog语言的语义语法的理论描述,更重要的是从逻辑仿真工具和逻辑综合工具使用的角度,总结和升华对Verilog RTL编程技术。也涵盖重要Verilog编程知识技巧,尤其是测试平台搭建,
显示全部 ↓
推荐视频

    用户评论

    goold
    Verilog HDL视频能打包下载就好了
    2024年07月11日 22:29:02回复|()

    猜您喜欢

    推荐帖子

    问下Keil C的注册机是不是都会被报木马?
    好几个版本的注册机都被杀毒软件报木马了,有点怀疑是不是误报了
    liyanping 嵌入式系统
    IAR工程在编译连接后,所占的RAM空间变大一倍,这是为什么呢?
    背景描述:公司要求某个项目要降硬件成本,要求选一块满足需求、价格更低的MCU替代原来的较为昂贵的MSP430F5xx。目前正在评估所需MCU的RAM空间,评估的主要依据是项目代码编译后的RAM分配。问题描述:对整个项目编译后,IAR显示8 487 bytes of DATAmemory (+ 144 absolute ),说明需要8K多的RAM,然后我想弄清楚哪些文件占用的RAM多,所以逐个编译*
    boxsoldier 微控制器 MCU
    Windows CE内存管理的问题!
    最近看了一下Windows CE 内存管理 有个问题. WinCE 进程加载DLL后,各个进程间都必须保证DLL地址上的一致性。但是如果我释放掉了前面的进程,那么DLL也会释放,然后新的进程是会在释放的虚拟内存区域上分配?到底采用的是那种策略?有人有资料可以参考下么?
    xyw6813927 嵌入式系统
    编译时找不到头文件
    [i=s] 本帖最后由 alenc007 于 2019-6-9 15:33 编辑 [/i]现在用的是CCS9.0,但编译时找不到MSP430的头文件。安装的时候为了避免认证的麻烦,只勾选了MSP430,其它的都是默认设置。编译的结果是找不到430的头人件,急得脑壳青痛。请问怎么解决?
    alenc007 微控制器 MCU
    L298英文资料
    RTRTRTRTRT
    m_xiaokun 单片机
    在c-spy中,怎么跟踪子程序的变量
    请教高手在c-spy中,怎么跟踪子程序的变量??是要设在watch中还是locals中??好像以前设过,但现在再也设不出来了。。。郁闷哪。。。。。
    spirit_only 微控制器 MCU

    推荐内容

    热门视频更多

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved