大学堂

上传课程

您的位置：EEWORLD大学堂 / 计算机及编程 / 编程 / 嵌入式c语言进阶 / 条件与选择关键字：switch有时候比if更高效

本课程为精品课，您可以登录eeworld继续观看：
条件与选择关键字：switch有时候比if更高效
登录

课程目录课程笔记

时长：6分44秒
日期：2024/11/28
收藏视频
上传者：桂花蒸
去评论

课程介绍

相关标签： C语言

本课程从内存、编译器、架构的角度剖析C内在设计理念，沉浸式linux环境编程体验。适合的同学： 1、在校大学生，希望系统的学习嵌入式软件编程，提升面试硬核能力 2、嵌入式软件从业者，进阶提升往架构师，SE职业方向的发展 3、跨行人群，有一定编程基础，有意向转行嵌入式软件开发

显示全部 ↓

推荐视频

用户评论

暂时无评论

猜您喜欢

推荐帖子

写在哈弗图书馆墙上的立志格言(转载): 1.此刻打盹，你将做梦；而此刻学习，你将圆梦。2.我荒废的今日，正是昨日殒身之人祈求的明日。3.觉得为时已晚的时候，恰恰是最早的时候。4.勿将今日之事拖到明日。5.学习时的苦痛是暂时的，未学到的痛苦是终生的。6.学习这件事，不是缺乏时间，而是缺乏努力。7.幸福或许不排名次，但成功必排名次。8.学习并不是人生的全部。但，既然连人生的一部分——学习也无法征服，还能做什么呢？9.请享受无法回避的痛苦。1; 粉红小猪单片机

fpga设计计数器延时: 用fpga设计了四位计数器，在仿真时，输出脚q0，q1，q2，q3不能同时跳变。导致从一个状态到下一个状态中间有一个暂态，如1000变1001的中间有0111的一个暂态。各种时钟频率都试过从10M到100M，都一样。请高手赐教。谢谢！！！！急！！！！！！！; happyxiaoyaozi FPGA/CPLD

EDA实验与实践 sine_test: module sine_test(clock,key,select,data,seg,dig);input clock;//系统时钟(48MHz)input[3:0] key;//按键输入(KEY1~KEY5)output select;//发送数据使能output[11:0]data;//要发送的数据output[7:0]seg;//数码管段码输出output[7:0]dig;//数码管位码输出; 白丁 FPGA/CPLD

各位收到TI的优惠码没有？？: 庆祝50款全新产品上架，三款无线开发板两折起。有效期到8月31日哦; wzjhuohua TI技术论坛

请各位大虾说下那些芯片能够输出三角波正弦波方波这三种波形的，除ICL8038芯片，: 请各位大虾那些芯片能够输出三角波正弦波方波这三种波形的，除ICL8038芯片，有的留言; ylf175300 51单片机

电压参考如何影响混合信号部分: [color=#333333][font=Tahoma, Verdana, STHeiTi, simsun, sans-serif]作者：Bonnie Baker，德州仪器 (TI) 高级工程师[/font][/color][align=left][color=rgb(51, 51, 51)][font=Tahoma, Verdana, STHeiTi, simsun, sans-serif]您可; wstt 微控制器 MCU

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved