本课程为精品课，您可以登录eeworld继续观看： 如何科学的设计FPGA RTL代码的逻辑级数 登录
时长：19分5秒
日期：2024/12/22
收藏视频 上传者：MartinFowler
去评论
推荐帖子
DSP2000汇编语言，看别人程序遇到一个难点
难点在于，我实在不明白"varStartPtr"在程序中是什么作用？ 以下是整个工程文件出现过“varStartPtr”的地方。h文件中：varStartPtr.usect"BLDC_ISRvarSec",1;Must at the biginning of the RAM variables.global varStartPtr;It is also double as ISR internal
独孤求败2030
关于Timer_B7的捕获与定时状态的转换
本人使用MSP430F147中的Timer_B7来计量多个开关量。为了提高准确度，打算先使用捕获形式将捕捉所需的跳变沿，然后利用该模块进行定时中断，在中断时读取该开关量的端口状态，如果状态符合需要就认为该状态是有效的。但是在实际中发现定时不准确。请问：是不是在捕获到定时的转换过程中有什么技巧？
yzg092
6410 CAMERA
平台：S3C6410 + WinCE6.0现象： 在三星官方BSP 原有CAMERA驱动的基础上进行修改，支持OV3640（300万像素）现在 preview :640x480 still:1024x768 是OK的，但是，当把still设为2048x1536时，就失败了。我不知道要如何配置pin。1024x768时的配置是：//----------------------------------
yiabc
寄存器放入IOB设置
举例module代码：[color=indigo]module design_top(clk, A, B, C, D, E,rst_n);input clk, A, B, rst_n;output reg C, D, E;regtemp_a;regtemp_b;always @(posedge clk or negedge rst_n)beginif (rst_n == 1'b0)begintem
樱雅月
DSP 与 ARM 处理器
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论