• 本课程为精品课,您可以登录eeworld继续观看:
  • 第十二课 嵌入式块RAM使用之双口RAM
  • 登录
课程介绍
  这里小梅哥将我们精心录制和编辑的FPGA学习系列教程——《小梅哥FPGA设计思想与验证方法视频教程》分享给大家。教程充分考虑0基础朋友的实际情况,手把手带领学习者分析思路、编写代码、仿真验证、板级调试。教语法,学仿真,一步一步,直到最后设计若干较为综合的逻辑系统。


  教程以我们自主开发的芯航线FPGA学习板为实验平台,通过若干基础和综合的系统设计讲解,一步一步掌握FPGA设计与验证的思想和方法。

显示全部 ↓
推荐视频

    用户评论

    EE大学堂
    mhw_diandian 发表于 2018-8-22 09:45
    为什么不能播放了。。。。伤心。。

    可以播放啊,再试试
    2019年02月28日 00:42:53回复|()
    mhw_diandian
    为什么不能播放了。。。。伤心。。
    2018年08月22日 09:45:41回复|()
    neufeifatonju
    您画图用的什么工具啊,谢谢
    2016年05月23日 19:50:26回复|(4)
    s32785132
    太棒了
    2016年04月22日 09:18:51回复|(4)
    lclhitwh
    支持EEWORLD电子工程世界,支持小梅哥。真是不错的视频,一看就会
    2016年03月25日 07:21:35回复|(3)

    猜您喜欢

    推荐帖子

    高密度电子封装的最新进展和发展趋势
    高密度电子封装的最新进展和发展趋势
    lorant PCB设计
    用Atmega8单片机自制智能型液晶显示充电器
    一、概述:   移动通讯、消费类数码产品、笔记本电脑、便携仪器等便携设备市场的不断扩张,使得我们对电池的性能和工作寿命的要求不断地提高。从20世纪60年代的商用镍镉和密封铅酸电池到近几年的镍氢和锂离子技术,可充电电池容量和性能得到了飞速的发展。  但充电电池的使用离不开对其补充能量的充电器,而且充电器的好坏将会直接影响到电池的充电性能和使用寿命。  本文详细介绍了镍镉、镍氢、锂电池这三种最为常用的
    songbo Microchip MCU
    --------逻辑中断-------
    DWORD SysIntr = SYSINTR_UNDEFINED;/*定义一个逻辑中断*/是不是定义了一个DWOR类型的变量SysIntr 值是SYSINTR_UNDEFINED??????再请问逻辑中断 和中断的区别!! 谢谢
    bbyyjjj 嵌入式系统
    BeagleBone 硬件性能测试 _周计划
    方案名称:BeagleBone 硬件性能测试周计划周论坛提交内容4.18-4.22 (第一周)无计划(公司旅游)无4.23-4.29 (第二周)熟悉和寻找开发资源参考资料介绍4.30-5.6 (第三周)熟悉软,硬件功能开发板软,硬件功能介绍5.7-5.13 (第四周)搭建开发环境,运行Linux介绍开发环境搭建流程和注意事项5.14-5.20 (第五周)分析AM3359启动模式和启动流程介绍AM3
    chenzhufly DSP 与 ARM 处理器
    应用程序Data Abort定位
    我的Data abort错误如下Data Abort: Thread=8f9f2400 Proc=8e026d90 'Radio1.exe'AKY=00000041 PC=03f96480 RA=03f953a0 BVA=0e380030 FSR=00000007在网上看到的错误PC值都有偏移量,这个怎么在MAP文件里定位啊?
    上下游的鱼 嵌入式系统
    设计经验交流:AD采样注意的事项
    主要针对高精度测量类的AD. 1:参考电压需要足够精确,推荐使用外部高精准参考电压. 2:如果PGA可调,增益系数一般是越小噪声越低. 3:一般最好用到满量程,此时AD精度不浪费. 4:如果有偏置,需要进行自校. 5:请注意在使用DEMO板调试时,会由调试口导入PC噪声,由信号连接线导入外部噪声,因此建议使用屏蔽电缆传输信号. 6:板上注意模拟电源和数字电源,以及模拟地和数字地要分开,减少耦合噪声
    3456 测试/测量

    推荐文章

    FPGA中组合逻辑毛刺引起的竞争冒险问题实测分析 2026年04月22日
    竞争与冒险的实测 记录一次HDL代码中的组合电路的信号作为时钟,毛刺带来的影响。 两种流水灯实现对比 以下代码实现正确的流水灯效果: module test0_pin ( input clk_50M, input nRST, input KEY, output LED ); parameter COUNTER_M...
    FPGA实现FIR数字滤波器设计教程(Vivado与MATLAB联合) 2026年04月20日
    FPGA实现FIR数字滤波器设计教程 本文介绍如何设计一个带通滤波器,并验证其功能。设计过程分为两部分:首先使用MATLAB生成滤波器系数,然后在FPGA(使用Vivado工具)中实现FIR滤波器,并通过DDS生成测试信号进行仿真验证。以下是详细步骤。 一、使用MATLAB设计滤波器系数 设计带通滤波器时,使用MATLAB的滤波器设计工具。打开MATLAB的APP中的滤波器设...
    Altera宣布将多个FPGA产品系列的生命周期支持延长至2045年 2026年04月10日
    独立运营所赋予的更高灵活性能够更好地满足不断变化的FPGA客户需求 近日,全球最大专注于FPGA解决方案的提供商Altera宣布,将其Agilex ® 、MAX ® 10和Cyclone ® V FPGA系列的产品生命周期支持延长至2045年。此举彰显了Altera作为独立FPGA解决方案提供商专注客户长期需求、保障供应链稳定性,以及持续为基于FPGA的关键任务应用提供支...
    Altera 与 Arm 深化合作,共筑 AI 数据中心高效可编程新方案 2026年03月26日
    Altera凭借在数据中心基础设施领域已形成的扎实FPGA部署优势,此次与Arm AGI CPU深度结合,将助力打造兼具高扩展性与卓越性能的AI数据中心平台。 近日,全球最大专注于FPGA的解决方案提供商、数据中心FPGA基础设施先行者Altera宣布,将深化与Arm的长期合作。此次深化合作超越了传统嵌入式系统范畴,旨在将Altera为数据中心优化的高性能可编程解决方案,...

    推荐内容

    可能感兴趣器件

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved