您的位置:EEWORLD大学堂 > 嵌入式开发 > FPGA >

周立功 verilog

课程介绍: 还没有课程介绍...

课程标签: FPGA Verilog 周立功 语法

课时相关:共5课时 总时长1小时31分51秒

  • 课程目录
  • 课程讨论
  • 课程资料
  • 参加考试
    • 21:07 课时1   1-2
    • 24:53 课时2   3-4
    • 09:46 课时3   5
    • 23:09 课时4   6
    • 12:56 课时5   7