Verilog HDL数字集成电路设计原理与应用

Verilog

共30课时21小时25分16秒

数字逻辑与集成电路设计（ASIC设计）

微处理器Verilog

数字逻辑与集成电路设计是电子信息类、计算机类等专业重要的专业基础课程。本课程在传统<数字逻辑电路设计>课程内容的基础上，增加了由简单组合、时序数字电路模块搭建较复杂数字系统的EDA设计技术。

共23课时2小时35分17秒

可编程ASIC设计（四川大学）

ASICVerilog

《可编程ASIC设计》课程是针对现场可编程门阵列（FPGA）器件设计方法开发的实践类课程。随着集成电路的发展，可编程ASIC设计成为数字电路系统和数字信号处理类实验和实践课程的必要手段。课程学习以国内外流行的DE系列主板开发为主线，讲授FPGA的内部资源结构，开展Verilog HDL语言的学习，利用QuartusII等EDA软件开展数字逻辑电路、信号处理和SOPC系统设计案例学习。

共32课时6小时26分44秒

verilog HDL数字集成电路设计原理与应用

FPGAASICVerilog

Verilog HDL数字集成电路设计原理与应用 蔡觉平 何小川 西安电子科技大学 蔡觉平、李振荣主讲

共30课时21小时25分16秒

基于Verilog HDL的FPGA设计和FPGA应用（英特尔官方教程）

FPGAVerilog

详细讲解了Verilog硬件描述语言基础及设计方法，然后以数字电路中应用广泛的分频器为例展示了如何使用硬件描述语言来完成FPGA设计。并介绍了FPGA应用行业及场景、通过案例了解FPGA技术应用领域。

共6课时1小时24分15秒

正点原子开拓者FPGA视频教程

Verilog正点原子fgpa

基于verilog从硬件、软件及实战详细讲解fpga，实战篇每章都包含知识简介、实验任务、硬件设计、程序设计、下载验证五个部分。手把手教学，快来跟原子哥畅游fpga学习吧

共83课时1天18小时53分50秒

FPGA至简设计原理与应用

FPGAVerilog至简设计法明德扬

FPGA至简设计原理与应用-第一章

共3课时1小时59分18秒

Verilog HDL设计与实战

FPGAVerilog时序

《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。

共26课时8小时2秒

IC设计与方法

FPGAVHDLEDA Verilog

本课程介绍了 IC设计流程及设计方法、VHDL及Verilog语言的基本知识、仿真工具、综合的基本概念及工具使用

共24课时6小时24分55秒

潘文明至简设计法系列教程高效的verilog设计模板

Verilog至简设计法嵌入式开发 FPGA

多用模板有利于我们节省时间。明德扬的模板，包含了至简设计法的计数器、状态机、FIFO和模块结构等，这些是RTL代码最常见的部分。使用这些模板的时候，工程师只需按顺序填空，就能快速地进行设计，可节省大量时间。

共2课时34分48秒

周立功 verilog

FPGAVerilog周立功语法

共5课时1小时31分51秒

红色飓风FPGA普及行动

FPGAVerilogModelSim

红色飓风FPGA普及行动

共6课时4小时21分5秒