大学堂

首页 课程

厂商专区

直播频道 专题 相关活动

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 周立功 verilog

课程目录课程笔记
  • 时长：12分56秒
  • 日期：2017/01/07
  • 收藏视频
  • 上传者：老白菜
课程介绍

本教程主要介绍了Verilog HDL 基本语法，如：常用Verilogy语法：模块的结构、数据类型、运算符与表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构说明、任务和函数说明语句、常用的系统任务、调试用的系统任务、常用编译预处理语句等，由广州周立功单片机科技有限公司录制。

上传者： 老白菜
相关标签： FPGA Verilog 周立功 语法
换一批猜你喜欢

论坛相关更多

相关下载更多

{if tmp_length} {/if}

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关： 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编：100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved