首页课程

嵌入式开发

电源技术

电路基础

编程语言

设计工具/EDA

热门应用

测试测量

创客大咖秀

厂商专区

TI培训

直播频道 专题 相关活动

周立功 verilog

课程介绍

本教程主要介绍了Verilog HDL 基本语法，如：常用Verilogy语法：模块的结构、数据类型、运算符与表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构说明、任务和函数说明语句、常用的系统任务、调试用的系统任务、常用编译预处理语句等，由广州周立功单片机科技有限公司录制。

相关标签： FPGA Verilog 周立功语法

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编：100191