课程介绍
相关标签: FPGA ModelSim UDP quartusii

本套课程为小梅哥2019年实地培训班实录课程,内容丰富,知识含量高,且经过了精细的剪辑,观看体验也不错。

课程内容安排如下:

基础夯实阶段(第1~21课时)

这个阶段主要是通过一些理论背景知识简单的实例作为课程发展的基础,让学员从基本的点灯入手,一步一步了解Verilog设计FPGA数字逻辑的常见方法和技巧。看似不经意的几个实验,按照我们的课程内容安排,大家会发现,做着做着,就把线性序列机的核心掌握了,就把状态机的设计和使用方法掌握了。一切都那么的自然,却又水到渠成,不仅了解了原理和方法,更是体会到了这些设计方法的优点,并掌握了使用这些设计方法的技巧。

同时,该阶段也是调试能力培养阶段,学员通过这些不太难的实验和课程,逐步学习和练习如何使用modelsim对设计的代码进行仿真,如何进行调试。在很多人的眼里,仿真只是一个验证结果正确与否的手段,事实上,仿真更大的作用是辅助调试,当仿真结果不如预期时,该如何去分析问题根源,如何通过仿真和调试技巧找到问题所在。

系统建模阶段(第22~42课时)

该阶段通过虽然简单,但是综合性较强的实例,引出多个模块间协同工作的问题,如何设计合理的接口,让每个模块都能够正确的与其他模块互相通信,交换数据,当系统设计遇到问题时,如何去逐一分析调试。

实例强化阶段(第23~70课时)

从I2C协议实现,到摄像头图像采集显示系统调试,再到简单的图像转换算法实现,从千兆以太网底层协议实现,到以太网图像传输实现。将一个个实用性强,知识点多的协议有机结合起来,实现一个实用的以太网图像传输系统。

适合对象:

适合本科生、研究生、工作了的电子信息、通信、机械电子等相关专业的学生或工程师学习。强调一点要是以自学为目的的群体。

不适合的对象:

1、火急火燎,想几天速成的。(也许世界上真有这样的高人能够带您几天速成FPGA吧,但是至少小梅哥没有这个能力)

2、走马观花,认为只要看了视频就能学会,不愿跟着课程安排练习的。(课程分享的是知识和经验,而开发FPGA需要的是编写代码、验证和调试的能力,如何把知识和经验转化为能力,没有捷径,就是练!练!练!练!)

3、承受力差,遇到困难不愿坚持,不愿钻研,不愿突破的。(FPGA学习本来就是有一个突破的瓶颈期,这个瓶颈期很难熬,往往一个小项目可能要花费整整几天的时间去调试,甚至重写,自学,本来就缺乏必要的外界约束,如果再没有毅力,没有挑战困难的勇气,那就真的很难学会了)。

4、项目需求,发现我们的系列教程中有部分刚好符合其项目需求的。(这类用户学习带有极强的目的性,只关心自己需要的,而对很多的基础内容和铺垫无暇顾及,从而导致前面的没有学,后面的很多知识点跟不上,与他项目相关的课程也消化不了)

师傅领进门,修行看个人。我们实地开培训班的时候,讲的内容都录制在视频里了,看视频自学和参加我们的线下培训班,听到的看到的都是完全相同的内容。培训的学员在一个集中的环境里,集中的时间内集中的学习,心无旁骛,所以7周过去,大家都学会了,能独立的编写代码并调试了。而线下自学的最难的也就是坚持和集中精力,所以,能不能学会,不是看教程有多好,而是看学习者的决心和毅力。

希望大家认真学习,有问题多多提问。


显示全部 ↓
换一批猜你喜欢

推荐帖子

【CH554式改DIY】USBDDS(下)
本帖最后由 ljj3166 于 2018-5-21 19:08 编辑 接【CH554式改DIY】USBDDS(上) 还是这个辣鸡 把基本功能都凑齐了 直接上功能介绍吧 触摸按键只能在脱机模式下使用 用于直接操作液晶屏菜单 控制DDS芯片输出的波形、频率和相位 开机启动等待5s 如果长按DONE键 进入USB模式,触摸按键无响应 通过PC客户端控制控制DDS芯片输出的波形...
ljj3166 单片机
SATA硬盘问题
1.我现在在DSP平台上操作三星的笔记本SATA硬盘遇到一个问题,是这样的:当我操作硬盘的0扇区的时候偶尔成功,偶尔不成功,但是读取其他扇区的时候什么问题都没有。我换成PC的SATA硬盘的的时候什么问题都没有。(这个是PIO的驱动模式) 2.现在公司要求我做成DMA的驱动模式,以前没摸过驱动这些东西,现在做起了困难重重,现求一份关于SATA硬盘的DMA驱动模式的代码参考。在下感激不尽!...
hnjzhb 嵌入式系统
求硬件达人 帮忙解决一个FPGA输入的问题
//声程处理 void rangeprocess(long int nMyRange,long int nMyPDelay) { //float screenvalue; long int nTotal; long int nDiv; long int  nAverage,nResidual,temp; int i,j; //nResidualAve...
znn 嵌入式系统
提高时序和FPGA资源利用率的小技巧
1.如果一个信号是由多个信号经过复杂的组合逻辑和时序逻辑产生的,那么应该将组合逻辑比较均匀的分布在各个reg变量前。不应当造成某些reg前面LUT里面没有组合逻辑,而另外一些reg前面的LUT里面组合逻辑过于复杂的情形。均匀分布不仅有利于时序,也能提高SLICE的资源利用率。例如: 第一种:原始编码 always @(posedge Clk or posedge Reset)begin&nbs...
eeleader FPGA/CPLD

用户评论

lature
感谢老师分享,辛苦啦
2020年08月23日 17:39:52回复|()
远大志向
大家好, 求实训源代码
2020年07月21日 20:27:04回复|()
q7895123q
你好,这个视频得源码有嘛
2020年07月05日 18:43:20回复|()
q7895123q
这个有5倍速的选项,我是没想到的QAQ
2020年06月28日 19:55:27回复|()
枫岳孤鸿
推荐大家1.5倍速,这位老师语速有点快,2倍速有点快了。
2020年06月28日 17:14:59回复|()
luckxue
你好,声音好像听不到呀
2020年05月30日 08:40:10回复|()
学好fpga
不错,正在学习 哈哈
2020年04月08日 08:26:02回复|()
舍_行
不错,不错,正在学习中!
2020年04月02日 11:13:29回复|(1)
hb562091033
要准备开始看第2遍了
2020年03月08日 20:20:19回复|()
hotsauce1861
赞一个,大学开始通过大佬的教程开始学习
2020年03月04日 08:14:27回复|()
EE大学堂

特别好的教程,学了不后悔

2020年02月18日 16:53:02回复|()
橙色凯
小梅哥就是不一样,佩服
2020年02月18日 14:58:52回复|()

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved