时钟偏差和抖动的来源-数字超大规模集成电路设计清华大学李翔宇-EEWORLD大学堂

课程介绍

相关标签：集成电路 CMOS 时序逻辑

《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课，既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容，具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法，常见逻辑类型、基本功能单元、重要片内子系统（时钟、电源网络）的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。

猜您喜欢

推荐帖子

cyclone iii外部有5V的信号，应该如何设置才能兼容？: cyclone iii外部有5V的信号，应该如何设置才能兼容？是一个AD7891的AD芯片的控制，逻辑电平是5v，数据通道上串了1k的电阻，输入逻辑电平还是5v; eeleader FPGA/CPLD

注意！不要被电压基准长期漂移和迟滞所蒙蔽: [i=s] 本帖最后由 qwqwqw2088 于 2019-2-20 09:39 编辑 [/i][size=4]LT1461 和 LT1790 微功率低压降带隙电压基准的过人之处不仅在于温度系数 (TC) 和准确度，还在于长期漂移和迟滞（因为温度的周期性变化而引起的输出电压漂移）。有时被其他制造商所忽视或错误规定的长期漂移和迟滞能成为系统准确度的限制。系统校准虽然能夠消除 TC 和初始准确度误差，; qwqwqw2088 模拟与混合信号

利用nRF51822模块制作BLE抓包器: [i=s] 本帖最后由 le062 于 2017-4-17 17:19 编辑 [/i][md]### 为什么要DIY抓包器[KW41Z活动]([url=https://www.eeworld.com.cn/huodong/201611_NXPKW41ZActivity1/index.html]https://www.eeworld.com.cn/huodon ... ctivity1/index.; le062 无线连接

LM258运放的典型电路: 看不明白原理图能不能给讲讲; 往死里学模拟电子

2008国际化的无线时代即将到来！: 各位大家好，对于无线测控技术（输入输出模块RTU在 SCADA系统的应用，大家可否熟悉？希望我这个新人可以在这个论坛里边和更多的OLD TIMER进行技术和业务的学习和交流，希望的大家的响应！谢谢！; crystalgyt 无线连接

【设计工具】chipscope调试过程: 这个是个视频，大家可以看一下; fuli247012412 FPGA/CPLD

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 数字电路 / 数字超大规模集成电路设计清华大学李翔宇 / 时钟偏差和抖动的来源

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

大学堂