• 本课程为精品课,您可以登录eeworld继续观看:
  • XADC实例:基于XADC的FPGA内部温度采集显示
  • 登录
课程介绍
相关标签: FPGA 特权同学
2009年,初出茅庐的特权同学可谓“初生牛犊不怕虎”,热情洋溢的录制了《深入浅出玩转FPGA》这套视频,次年也出版了同名图书,没想在资源匮乏的当时,竟也能够很快吸引了广大FPGA初学者的关注和青睐,并且也确确实实的帮助了一些初学者。话说“十年磨一剑”,10多年转眼即逝,好在特权同学早就忘却了“网络红人”的光环,俯身职场埋头苦干,脚踏实地的专注在电路设计和FPGA开发的具体工作中,服务于项目和产品。对于做产品而言,特权同学感触最深的,就是简单、实用、稳定、低成本至上。FPGA也是一样,对于初学者而言,需要的并不是什么胡里花俏或高大上的应用,而是一步一个脚印,扎扎实实的从零开始,多花时间写代码,不断的仿真和上板调试,吃透并且自己动手练习一遍每个基础的实例。
多年来,很多业内的朋友也是希望特权同学抽空再好好录制一套FPGA视频教程,考虑到时间精力有限,一直很难下定决心。近年来,特权同学在企业中参与FPGA工程师的招聘,发现在市场上要找到水平相对高一点的FPGA人才也实在是难上加难。于是,特权同学决定在《深入浅出玩转FPGA》面世10年的当儿,以一个新的FPGA平台(Xilinx Artix-7系列),从基础的FPGA知识开始,到工具的安装使用,再到基础实例、调试实例和项目实例等全方面引领广大FPGA初学者完成FPGA的入门和进阶。当然,这只是一个新的开始,在时间和精力许可的情况下,特权同学还在准备着录制一套以verilog代码学习为主的视频《Verilog边码边学》。希望大家多多支持,您的鼓励是特权同学不断分享的动力。
《2020版 深入浅出玩转FPGA视频教程》基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设。视频共37课时,总时长约800分钟,提供了一些典型的工程实例,帮助学习者从FPGA基础知识、逻辑设计概念、工具配置和使用、设计源码编写、设计功能原理、仿真验证、板级设计和调试等方面由浅入深扎实的掌握FPGA开发。
与本视频配套的图书《XilinxArtix-7 FPGA快速入门、技巧与实例》(清华大学出版社)已经上市销售。本视频与2010年特权同学录制的《深入浅出玩转FPGA》同名(本视频为2020新版),但配套的图书和板卡不同,内容经过特权同学10年的积累,经过深加工,更适合广大FPGA初学者和进阶者学习。
显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    【瑞萨R7F0C80212试用】紧跟大侠们的足迹
    [align=left] [/align][align=left][font=宋体]终于安装完了。只是不知道是不是安装好了。[/font][/align][align=left][font=宋体]仿真器红灯亮了。[/font][/align][align=left][font=宋体]目标板上一个灯常亮,另一个闪。[/font][/align][align=left] [/align][align=
    turbogears 瑞萨电子MCU
    求助,MMA7455
    这款芯片是不是不能测试出负方向的加速度???怎么只有三个方向的数据显示呢???是否????
    tianlai1009 单片机
    关于c++ 研发mobile手机outlook电子邮件的研发
    关于c++研发mobile手机outlook电子邮件的研发1,如何实现选择mail帐号2,发送指定邮件的功能以下是我的代码,能把相关信息插入到邮件,但没有发信人的帐号选择.这个功能如何实现?代码如下:BOOL LanchSymtemEmailEditor(TCHAR *TPic,const TCHAR* EmailAddress, const TCHAR* Subject, const TCHAR
    zhuweibing 嵌入式系统
    常用的电平转换方案
    常用的电平转换方案转载:http://blog.chinaunix.net/u/27817/showart_304150.html(1)晶体管+上拉电阻法就是一个双极型三极管或MOSFET,C/D极接一个上拉电阻到正电源,输入电平很灵活,输出电平大致就是正电源电平。(2)OC/OD器件+上拉电阻法跟1)类似。适用于器件输出刚好为OC/OD的场合。(3)74xHCT系列芯片升压(3.3V→5V)凡是
    安_然 模拟电子
    openmv源码看的我心力憔悴,求指路
    RT,我想把openmv移植到F7discovery上,请大牛指指路子还有可行性
    lidonglei1 MicroPython开源版块
    遇到了一个奇怪的问题,请高手们指教。
    最近在调试一段程序,发现怎么调都不正确,然后一量时钟,发现晶振的振幅下降到了1V(正常是4V左右)换一个程序,发现就正常了。另外,我的管脚配置是没有问题的。还有,我将一个信号在两个端口输出,类似于:out_1=S_1;out_2=S_2;却发现能测倒out_1却测不到out2_2;觉得问题都很蹊跷,不合常理,呵呵。我现在怀疑是ise设置的问题,各位有没有遇到过相同的问题?请指教!
    eeleader FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved