PCB后期的规范处理-PCB设计流程规范-EEWORLD大学堂

课程介绍

相关标签： PCB layout

我们发现很多工程师在PCB设计时不够规范，从开始的布局扇孔，以及到后面规则以及布线的时候都有体现，可能后期板子上面也会因为这些因素影响板子的性能等，我们要做的就是减少这种情况的发生,在设计的时候严格按照设计规范来进行。

本次直播将对PCB设计整个流程做一个介绍，从一开始的前期准备再到后面的叠层与阻抗的计算，设计规则以及布局布线等都会介绍一下一下其中的要点，可以让大家在PCB设计时更加清楚自己每个阶段需要做什么事情，怎样才能做好。

直播大纲：

1、PCB设计流程介绍

2、PCB布局规范讲解

3、PCB布线规范讲解

4、PCB后期的规范处理

课程主要讲了哪些知识点：

1.布局前的准备，包括结构的确认，电源二叉树的分析等

2.布局规范，阻抗与叠层的了解，class类的建立

3.布线思路讲解，高速信号的处理

4.后期PCB与Gerber文件的检查

显示全部 ↓

猜您喜欢

推荐帖子

16V如何产生10.4V和9.3V: 请问高手，16V如何产生10.4V和9.3V?10.4V最大50mA,9.3V最大200mA.谢谢！; chenbingjy 电源技术

wince 烧写中giveio.inf与giveio.sys驱动安装错误分析: 我用的是杭州高联dm 2410b+arm9开发实验平台，在开机检测中遇到一个麻烦，顺利解决后觉得有必要写下，与大家分享。在开机前，有一步是安装驱动，烧写boot.bin与eboot-rtc.nt0两个文件进nand flash的0块与2块。在用sjf烧写前，有一步是安装对并行口读写的驱动（在windows98/95下这个驱动不需安装）giveio.inf。下面简要写其步骤。错误1：在cmd下运行s; malbh45423 嵌入式系统

zstack物理信道冲突的解决办法。: 当在同一个空间的多个zigbee网络，如果都使用相同的物理信道，会导致通讯效率下降。在zstack中，通常的解决办法就是手动修改DEFAULT_CHANLIST这个宏的取值，这个方法需要网络的所有节点重新编译程序，方法本身使用也有一些限制。zigbee 2007/pro，提供了一种新的解决办法，就是在zigbee网络中激法一个网络管理节点，由网络管理节点来处理物理信道冲突的问题。具体操作方法如下图; kata 无线连接

MSP430--ADC程序: [p=26, null, left][font=Arial][size=14px][color=#000000]1.ADC和P6是复用的。所以要设置P6.0为AD功能，要确保P6DIR=0X00,即为输入。[/color][/size][/font][/p][p=26, null, left][font=Arial][size=14px][color=#000000]其次P6SEL |= 0X01; fish001 微控制器 MCU

三角波发生电路: 要求：占空比（上升、下降的斜率）、频率、幅度都可调方法不限，频率在10KHz到100KHz之间！请大家多多指教！这个小工具就当作对大家的报答吧！; QQWEB 模拟电子

TMS570LS0432这款芯片可以采集脉冲么: 怎么设计电路图和采集程序啊，不知道如何入手; frank7796 TI技术论坛

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / PCB设计流程规范 / PCB后期的规范处理

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多