课程介绍
相关标签: Atmel AVR
 从易用性、低功耗和高度集成的角度来看,Atmel AVR 8位和32位微控制器作为对Atmel ARM微控制器和微处理器的补充,充分体现了高性能、高功效和设计灵活等特性的完美融合。该解决方案采用业界代码效率最高的、适合C和汇编语言编程的架 构,并经过优化处理,可以加快产品的面市时间。其他任何微控制器都无法提供更高的计算性能和更好的功效。业界顶级开发工具和设计支持,使您可以更快地将产 品推向市场。种类广泛的AVR系列产品,使您在改进产品和开拓新市场时可以充分发挥您的知识和经验 — 轻松又划算。
显示全部 ↓
换一批猜你喜欢

推荐帖子

2440+7113,摄像头问题
我用2440+7113,ce系统,本来7113的iic读写地址应该是4a/4b,但我用这两个端口操作7113失败,7113的手册上说如果RTS0用3.3k电阻接地,则地址就变成48/49,我修改我的程序读写48/49后,结果是得到的图像很不稳定,有时能得到有时得不到,得到的图像也是错位的。 现在的问题是: 1、7113的地址应该是4a/4b(这点可以确认,因为相同的控制代码在uboot的测试程...
zhangrenbai 嵌入式系统
软核和其他模块的通信问题
我现在用的是spartan6的开发板,在这个fpga上配置了一个microblaze的软核,但是除了软核我还有其他的逻辑,比如mac层的协议处理和物理层的天线控制等组织而成的一个大模块,我想知道软核和这个大模块是如何进行交互的,以前我们用的是arm+fpga架构,貌似是把mac模块挂接到arm的总线上的,但是软核如何通过读写控制信号、地址总线和数据总线和软核外的模块交互呢?请大家不吝赐教! ...
baochuntu FPGA/CPLD
EEWORLD大学堂----Build up to 96-Port SGMII GigE With Stratix III FPGAs
Build up to 96-Port SGMII GigE With Stratix III FPGAs:http://training.eeworld.com.cn/course/1087Stratix III FPGAs support SGMII GigE operation on LVDS I/O pins at 1.25 Gbps. With Stratix III FPGAs, yo...
EE资深网友 FPGA/CPLD
【项目外包】飞思卡尔I.MX53软硬件平台
飞思卡尔I.MX53软硬件平台 项目预算:¥ 50,000~80,000 开发周期: 90天 项目分类: android 竞标要求: 项目标签: java ANDROID linux...
CSTO项目交易 单片机

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved