4 了解SAR参考输入模型

大家好，欢迎观看TI 高精度实验室 系列，其中介绍SAR ADC 基准输入。 在前一部分中，我们深入探究了 CDAC 的工作原理。 在该部分中，我们将根据 CDAC 工作原理来 开发 SPICE 模型。 让我们来更详细地了解一下本次课程的议程。 此处是整个基准系列的议程。 在该部分中，我们将根据数据表 参数来开发定制 SARADC 基准输入 SPICE 模型。 该特定的模型称为分立式充电模型， 它基于基准输入端 SAR ADC 的开关电容器负载。 SPICE 模型可用于验证电压基准的 趋稳性能，以便我们 能够确信 ADC 性能不受基准设计的 限制。 让我们开始吧。 在本演示中，作为一个示例， 我们将使用 ADS8881，这是一款 18 位 1 兆个样本/秒的转换器。 此处显示的等效输入电路来自 数据表。 大多数 ADC 数据表具有类似的等效输入 电路原理图。 对于 SAR 基准输入模型开发而言，这是一个 很好的起点。 您应该记得，在前一部分中，我们了解到 采样保持电容器实际上是 CDAC 的 一部分。 那么，我们将利用该信息来开发基准输入 SPICE 模型。 如果未提供该电路，那么采样保持 电容-- 表示为 CSH -- 通常在数据表表中提供。 采样保持电阻 -- 表示为 RSH -- 通常也显示在等效输入 电路原理图中。 如果未提供该电阻，那么可以估计该电阻 处于 50 至 100欧姆的范围内。 基准电压必须保持稳定，并且 在 SAR ADC 的分辨率范围内趋稳。 基准电压的任何误差都 将直接转换为输出代码的误差。 在执行仿真时，会将基准电压的 趋稳误差与表示为 LSB 的 最低有效位值进行比较。 理想情况下，您希望基准 输入电流瞬态导致的基准趋稳误差小于 LSB 的一半。 该幻灯片显示了如何计算 SAR ADC 的 LSB 分辨率。 在该示例中，全差分 SAR ADC 具有正负 VREF 的满量程范围。 在这种情况下，基准电压为 5 伏， 因此满量程范围为正负 5 伏，或 10 伏。 由于 ADC 具有18 位的分辨率， 因此可以通过将满量程范围除以 2 的 18 次方计算出LSB 为 38.14 毫伏。 另一个有用的数据表 参数是平均基准输入电流。 通常在器件的完整吞吐量下 指定该参数。 必须记住，该参数不是 直流或静态电流，而是动态电流。 该电流消耗表示基准 输入端二进制加权容性负载 开关导致的快速动态瞬态电流 尖峰平均值。 平均基准输入电流消耗对于 验证基准输入仿真模型而言 很有用。 我们将在接下来的幻灯片中更详细地对此进行讨论。 在该幻灯片中，我们展示如何使用数据表中 提供的输入等效电路来开发分立式 充电模型。 在开发该模型期间， 我们将逐步执行采集和转换阶段， 以开发简化的电路，从而对 ADC 基准输入容性负载进行仿真。 上一个视频介绍了 CDAC 的 工作原理，该视频对于理解该模型开发很有用。 让我们来看看采集阶段，从而 开始进行模型开发。 在采集阶段，采样保持 电容器连接到外部电路。 在该示例中，差分信号 连接到 SARADC 差分采样 保持结构。 就基准模型而言，我们 实际上并不需要对差分输入进行建模。 因此，可以将该电路重新 绘制为单端电路，即仅具有一个采样保持电容器。 您应该记得，采样保持电容器实际上 是 CDAC 内的二进制加权 电容器阵列。 在这一步中，我们将该阵列分为表示为 MSB 的 最高有效位电容器和阵列的其余部分。 MSB 电容器等于采样保持电容器的 一半，或 27.5 皮法。 阵列的其余部分等于另一半。 当采集阶段结束时，表示为 switch_acquire 的采集开关 从外部电路断开并连接到接地端。 保持开关连接到采样保持电容器，该电容器 连接到内部比较器。 采样保持电容器保存采样的电压 -- 在本例中为 Vin -- 比较器会在其中看到负电压 -- 在本例中为负 Vin。 该前一部分实际上是模型开发中 最重要的部分。 在最高有效位确定期间，MSB 电容器连接到基准输入 -- VREF -- 二进制加权电容器的其余部分 -- 表示为 Crest --连接到接地端。 因此，通过包含两个27.5 皮法电容器的 串联电路连接到 VREF。 请记住，串联电容器像并联电阻器那样加在一起。 因此总负载电容为 27.5 皮法除以 2； 或采样保持电容除以 4。 因此，在 MSB 位确定期间会产生基准 输入的最坏情况容性开关负载， 此时基准输入会看到大小为采样 保持电容除以4 的有效负载。 不过，应该知道最坏情况负载 并不总是采样保持电容除以 4。 但它可能取决于器件架构。 该模型将通过多次重复 MSB 确定来近似计算基准负载。 这将创建最坏情况类型的模型。 归根到底，创建完全考虑阵列中 所有不同电容器的模型是一件非常 复杂的事情，可能会产生 收敛问题。 该简化的最坏情况模型能够 很好地确认基准趋稳，SPICE 仿真的收敛速度将比更复杂的 模型快很多。 该幻灯片显示了 ADC 收敛期间的时序图。 我们曾使用收敛周期基于 ADC 的分辨率来估算内部 转换时钟频率。 为了估算转换时钟频率， 我们使用了最短转换时间规格。 我们之所以使用最短转换时间， 是因为它定义了最快的转换时钟， 这是基准趋稳的最坏情况。 在本示例中，转换时间为 500 纳秒。 我们使用 18 个时钟脉冲对其进行划分， 因为 ADS8881 是18 位转换器。 这在转换步骤之间提供了 28 纳秒的时间。 因此，我们将在转换阶段 每 28 秒连接基准容性负载一次。 这是我们的设计的 ADC 基准 输入模型和基准驱动器电路的原理图。 分立式充电模型是一种保守的 容性负载模型，我们可以使用该模型来近似计算 基准输入负载。 让我们进行简短的高层面回顾。 左侧是基准电压 REF6050 和 所需的 47 微法基准输入旁路 电容器。 请注意，REF6050 包含一个使器件无需 外部缓冲器即可直接驱动 SAR ADC 的基准输入的高速 缓冲器。 前面的分析显示，基准输入看到的 最坏情况容性负载是采样保持 电容除以 4。 这是 MSB 位确定期间产生的负载。 在本示例中，该负载为 13.75 皮法。 采样保持电阻器表示数据表 等效输入采样保持原理图中通常会 显示的内部开关电阻。 如果未提供该电阻，那么该电阻通常 处于 50 至 100 欧姆的范围内。 以 switch 表示的开关位控制 CDAC 电容器的开关。 对于以转换时钟频率进行的每次 转换，都会对基准进行多次采样。 在本示例中，转换时钟周期 估计为 30 纳秒。 以 switch 表示的开关控制 屏蔽每个转换周期中 对基准进行采样的次数。 在该近似计算模型中，每次转换 对基准进行 8 次采样，其中每次 转换期间基准输入看到等于 13.75 皮法的最坏情况容性负载 CREF 8 次。 在每个转换时钟周期中， 以 switch 表示的开关位 R将 CREF 上的电压重置为 0 伏。 您应该记得，这是一个用于近似计算 基准输入负载的简化保守模型。 在实际器件中，在每个转换周期中 对基准输入进行多次采样。 在每次二进制位加权位确定时会对基准进行采样。 此外，负载也是二进制加权电容器， 其中在 MSB 确定期间发生最大的 容性负载，对于最低有效位确定， 二进制加权电容器大小会减小。 不过，该简化模型对于基准趋稳 电路验证很有效，因为 它对最坏情况瞬态进行了建模。 该幻灯片显示了开关信号的波形。 这些开关在电压为 1 时闭合，在 电压为 0 时断开。 以 switch 表示的开关位控制 CDAC 电容器的开关。 对于以转换时钟频率进行的每次 ADC 位确定，都会在转换 期间对基准进行多次采样。 在本示例中，转换时钟周期 估计为 30 纳秒。 以 switch 表示的开关控制 屏蔽每个转换周期中 对基准进行采样的次数。 在该近似计算模型中，每次转换 对基准进行 8 次采样，其中每次 转换期间基准输入看到等于 13.75 皮法的最坏情况容性负载 CREF 8 次。 在每个转换时钟周期中， 以 switch 表示的开关位 R将 CREF 上存储的电压重置为 0。 因此，在下次开关位关闭之前 CREF 将完全放电。 本视频到此结束。 在下一个视频中，我们将详细讨论 如何配置该模型中的不同 电路元件。 谢谢观看。 请尝试完成测验以检查您对本视频 内容的理解。240