3 电容性 DAC (CDAC)

大家好，欢迎收看 TI 高精度实验室 系列，我们将说明有关 SAR ADC 的电压参考需要 考虑的事项。 本节的目的是 概述 SAR ADC 的内部电路。 我们将特别关注电容性 DAC， 或称为 CDAC。 在了解 CDAC 后，将显示出 在 SAR ADC 的参考输入端 产生电流暂态的机制。 此处我们有整个参考系列的讨论项目。 在本节中，将介绍内部电容性数位类比 转换器，即 CDAC，以及涵盖的比较电路区块的功能性， 并且说明 SAR 参考输入端 的电气作用。 让我们开始吧！ SAR 资料转换器的转换週期 可以分成两个不同阶段-- 撷取阶段与转换阶段。 在撷取阶段，外部的驱动电路 将为转换器的内部取样充电并维持电压的 电容器，让其电压与放大器输出电压相同。 在撷取阶段的开始，开关 S1 是关闭的， 在撷取阶段结束时，开关 S1 则是开启， 此时转换程序开始启动。 右侧的图形显示进行取样和保持电压， 在撷取期间，对其内部电容器充电 到目标电压。 本投影片显示转换阶段。 在转换阶段开始时， 开关 S1 开启，而输入电压 储存在取样和保持电压的电容器中。 在此例中，你可以看到 2.6 伏特电压 储存在取样和保持电压的电容器中。 SAR ADC 的操作原则是使用二进位搜寻演算法 然后收敛到输入信号。 在 SAR ADC 架构的核心， 电容性 DAC 或称 CDAC，会产生 二进位的加权电压做为参考输入电压的函数， 使用高速比较器 来执行位元判定。 在本例中，我们介绍一个五位元转换器， 因此将进行五次比较， 从最高有效位元 MSB 开始， 再逐一进行到最低有效位元 LSB。 SAR ADC 比较器在每个转换时间週期， 就会执行一次位元判定，其间 CDAC 会在比较器的输入端，设定 一个二进位加权电压。 右侧的图形显示此二进位加权 CDAC 电压， 作为二进位搜寻演算法收敛的输入电压。 接著，我们将显示 CDAC 的内部电路， 并且概述其工作原理。 此概述能够更深入了解 在 ADC 参考电压输入端，产生的电流暂态 的起源。 此处，我们将显示 CDAC 的内部电路。 CDAC 是由一个具有二进位加权值的电容器区域 加上一个额外的 LSB 电容器。 此范例说明一个五位元的 SAR ADC 转换器。 所有电容器都拥有二进位的加权值 -- C、C/2、C/4 直到最低有效加权值 C/16。 最后两个电容器都拥有加权值 C/16， 所有电容器阵列连接起来， 形成并联总电容量为 2 倍 C。 转换程序从撷取阶段开始， 其中开关 SA 关闭而开关 SB 连接到输入 电压正 2.6 伏特。 在 ADC 输入端施加输入电压 VIN， 而等于负 2 乘以 C 再乘以 VIN 的总电量 则储存在电容器阵列中。 此阵列的等效图形 显示输入电路的简化图。 重複一次，电容量 2 倍 C， 是所有转换电容器并联后的电容量。 输入电压直接施加于 2 倍电容量的电容器两端，并且等于负 2 乘以 C 再乘以 VIN 的 电量亦储存此电容器阵列中。 在撷取阶段结束后， 转换阶段启动保持模式。 在保持模式下，启动开关测试。 所有二进位加权的电容器 开关 S1 到 S5首先接地， 在比较器的输入端产生的 BC 电压 等于负 2.6 伏特。 请注意，此时电压已经反向，因为二进位加权 电容器的相反侧现在接地了。 开关 SB 切断与输入信号针脚的连接， 然后连接到参考电压输入端。 再看位于右边的图形， 它是电路的简略图。 转换程序藉著电荷重新分配 加以执行。 转换序列是从最高有效位元 或称 MSB 开始判定。 在此步骤中，开关 S1会把最大电容器 C 连接到参考电压 VREF。 电容器 C 形成一个 101 五位元的电容分配器 配合其他二进位加权电容器。 在右侧的简化电路图 显示比较器的电压成为 DC 等于负 VIN 加 VREF 除以 2 或者 VC 等于负 0.552 伏特。 既然在反相比较器输入端的电压 是负值，则比较器的输出电压 升高，形成最高有效位元判定， MSB 等于 1。 请注意，当执行 MSB 判定时，参考输入电压看到 一个有效开关的电容负载为 C/2。 当它连接到电路时，这个电容负载将造成 一个快速暂态电流突波。 这个转换程序将继续执行 MSB 减 1 的有效位元判定。 第二位元判定步骤，使用开关 S2 将 C/2 电容器连接到 VREF。 既然第一位元判定步骤 导致 MSB 等于 1，而开关 S1 转而接地，再次让电容器 C 放电。 电容器 C/2 形成一个 3 到 4 的电容分配器 配合其他二进位加权电容器， 如右侧显示的简化电路图。 比较器的电压成为 VC 等于负 VIN 加 3/4 乘 VREF。 造成在反相比较器输入端的电压 是正值，而编译器的输出电压 走低，形成第二个有效位元判定， MSB 减去 1 的有效位元等于 0。 在第三个有效位元判定，C/4 使用 S3 开关，连接到 VREF。 既然先前位元判定步骤为 0， S2 开关左侧连接到 VREF。 以并联方式连接电容器 C/4 和电容器 C/2 形成一个 5-取样端的电容分配器 配合其他二进位加权电容器， 如右侧显示的简化电路图。 造成在反相比较器输入端的电压 是负值，则比较器的输出电压 升高，造成第三个位元判定等于 1。 以类似的方式，在第四个位元判定期间，C/8 电容器 使用 S4 开关，连接到 VREF。 既然最后一个位元判定步骤为高， 开关 S3 转而接地，再次让电容器 C/4 放电。 在右侧的简化电路图 显示比较器的电压成为 VC 等于负 VIN 加 11/16 乘 VREF。 造成在反相比较器输入端的电压 是正值，则比较器的输出电压 走低，造成第四个位元判定等于 0。 在最后步骤，最低有效位元 或称 LSB 或第五个位元判定，是由电容器 C/16 切换操作， 如电路图显示，使用开关 S5 操作。 产生的五位元转换结果是 10100。 在转换阶段，参考输入会看到 一个动态开关的电容负载 当二进位加权位元判定 是在每个转换时间週期执行的。 请注意，参考输入电压 在当二进位加权电容器 进行充电时必须维持稳定。 重点要强调，最严重的动态电流暂态 往往发生在进行最高有效位元判定期间， 此时最大电容值的电容器正处于切换。 在 SAR ADC 架构上，参考输入 在转换阶段中，会执行几次取样。 在每个转换时间週期，进行二进位加权位元判定时， 参考输入都会执行一次取样。 该图显示在 12 位元的 ADC 型号为 ADS8028， 在其参考输入端看到的参考电流暂态。 当转换程序开始启动时， 会出现一个大幅度的初始电流暂态， 是在每次进行位元判定时，产生的 12 个电流 暂态。 虽然参考输入的平均电流消耗 可能仅有几百微安培的范围， 在此输入针脚发生的快速电流暂态 幅度就可能达到几十毫安培。 当进行二进位加权转换时， 在每个转换时间週期就会发生电流暂态。 在典型的 SAR ADC 中，转换时间频率 在几十百万赫 MHz 的范围内， 而发生的快速电流暂态脉冲 彼此之间只相隔几个纳秒距离。 这就是参考驱动电路需要 相对大量的旁路电容器的原因， 以便将电荷储存到二进位加权电容器阵列内， 而且参考驱动电路必须能够 驱动电容性负载， 以便保持参考输入电压稳定。 本影片内容至此结束。 谢谢收看。 请接受测验，看看您是否理解