推荐帖子
-
请教调试DDR内存的
- 示意图在附件内最近做的一个项目,内存控制器与内存同步,为131.072MHZ的频率,大约是DDR266,选择了一块三星的内存颗粒k4h561638h-ucb3@cl=2.5默认频率是DDR333,把频率下降到B0模式就是DDR266@CL=2.5一开始都很顺利,直接使用了一些默认的参数工作的也不错,所以就懒得动了但是当CPU第二个核心工作起来后总线负载一大就经常出现莫名其妙的CRUSH。分析原因是
-
qiushui007
嵌入式系统
-
无线模块的电源设计指南
- 无线通信早已深入人们的生活,设计无线模块的公司也越来越多,从事射频设计的朋友也越来越多,以下是我总结的一些无线模块的电源设计注意事项分享给各位希望对各位读者有所帮助。如果有不同意见或建议的也希望大家通过成都亿佰公司的官网微博及时与我们联系,以便我们及时的更正与修改。以下的分享主要分为电源的性能指标以及电源电路的PCB布局两个方面。一、电源的性能指标设计电源的主要指标有,负载调整率,电压调整率,纹波
-
成都亿佰特
开关电源学习小组
-
《狭义与广义相对论浅说》免费下载
- 《狭义与广义相对论浅说》免费下载[url]https://share.weiyun.com/5M1v6W2[/url]
-
张毅2018
综合技术交流
-
基于CPLD的数据采集与显示接口电路仿真设计3
- 将生成的高12位BCD码与低12位的BCD码相加,得到12位的BCD码,该结果即为所求的BCD码结果。如上述的2.56V的BCD码是0010 0101 0110,O.12V的BCD码是0000 0001 00lO。所以相加的结果是0010 0110 1000,即为2.68V。因此在电路中必须设计一个12位的BCD码加法程序,实现由8位二进制转换为12位BCD码硬件电路。在程序设计中应当注意的是BC
-
eeleader
FPGA/CPLD
-
CC3200的GPIO
- [align=left][size=12.0pt] [/size][/align][align=left][size=12.0pt] [/size][/align][align=left][b][size=12.0pt]GPIO[/size][/b][b][font=宋体][size=12.0pt]概述[/size][/font][/b][/align][align=left][size=12.0
-
dontium
无线连接