logo 大学堂

Low Iq LDOs 低静态电流LDO

LDO 静态电流 Iq 共1课时 3分15秒
简介

了解为何Richtek超低IQ LDO使用动态静态电流控制,以获得电池供电应用中需要长电池寿命的最佳性能。

猜您喜欢

推荐帖子

Verilog 代码,问题出在哪,小白求助,在线等
[i=s] 本帖最后由 zhaironghui 于 2015-10-22 11:26 编辑 [/i]大家好,接触 Verilog 时间不长,遇到一个问题,真心求教。谢谢背景:想把 AD 输出的 8 位并行数据在 CPLD 中进行并串转换,并在 DSP 提供的 串行时钟 CLKR1 和 帧同步(片选)信号 FSR1 的控制下,将串行数据经 DR1 引脚输出问题:综合能通过,但经过波形仿真,DR1 输
zhaironghui FPGA/CPLD
我的基于TI M3的两个小项目的进展
最近在学校的实验室弄的两个基于TI M3东西,一个是LC测量器,一个是数控恒流源,控制部分先用从eeworld 申请到得8962评估板来完成。完成进度:LC 测量器的硬件电路制作、调试都OK了,正在编写程序。这个LC测量器 本应该把微控器集成在一起的,用一个615就可以了。另外这个是数控恒流源,硬件电路我是做成几个模块分别测试,主要的外围电路做成下面这个样子了,还在测试,这里面的直流小信号放大有问
熊猫 微控制器 MCU
请各位高手指教,下面的电路能不能成立,不能成立的原因是什么?
[img]http://images22.51.com/6000/tf_digital/87d285dd879de62385f561622f9df420.jpg[/img][img]电路是我自己画的,个人分析如下,有不对的地方希望大家指正:谢谢~1》通电,12V经R1到Q1的C极,经R2加至Q1的B极,Q1饱和导通,C极等于0此时Q2,Q3,Q4的B极全部为0Q2为PNP管,此时是导通状态,但对电
xiong8707 嵌入式系统
评论赢50元京东卡!看视频学习用混合信号示波器探索总线及协议分析
MSO6B系列的优秀设计,面向更高速的嵌入式设计,满足了用户对混合信号设计调试及不断提高的串行总线速度的需求。为工控、医疗、消费电子和计算机市场提供尖端的更高性能的方案。满足半导体、电源完整性、汽车、国防、航空、科研等应用。活动时间: 即日起12月3日参与活动参与方式:1、观看活动页面视频《用混合信号示波器探索总线的秘密》,在评论栏,根据提示流程,对视频进行评论;2、活动结束后,根据评论内容质量,
EEWORLD社区 嵌入式系统
AD19 不能拷贝
请教高手,我的AD版本是19.1.5,在原理图绘制中只要选中元件点Ctrl+C进行拷贝,软件就死掉了,无法恢复!请高手赐教怎么回事。
歪歪歪歪 PCB设计
DSP的LCM显示
[b]汉字显示[/b]汉字的显示一般采用图形方式,事先从微机中提取要显示的汉字的点阵码,每个汉字占32 字节,分左右两半部,各占16 字节,左边为1、3、5…,右边为2、4、6…, 根据在LCD 上开始显示的行列号及每行的列数可找出显示RAM 对应的地址,设立光标,送上要显示的汉字的第一个字节,光标位置加1,送第二字节,换行按列对齐,送第三字节…直到32 字节显示完就可在LCD 上得到一个完整的汉
fish001 DSP 与 ARM 处理器

讲师简介

通通

推荐内容
网友正在看 换一换

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved