大学堂
猜您喜欢
推荐帖子
- 如何定制DC用库单元——LEF和DB的制作方法
- 的毕设中，有涉及到一个特别的全定制单元。已用已用Cadence的Virtuoso画出原理图。功能验证正确。现想将其做成在综合、布局布线等各流程中DC和Encounter都可认的单元库（在typical.db,lef,typical.lib,等库内），能够测算功耗与面积，自动布局布线。我应如何做呢？流程应该怎样呢？请高手指教！感激
-
gauson
FPGA/CPLD
- 来听听工程师们心底的声音
- 科技产业工程师们目前最深的恐惧与渴望是什么？以下是EETimes资深编辑Bolaji Ojo不小心偷听到的一些工程师心声，他们有的来自苹果(Apple)、AMD、英特尔(Intel)等知名业界大厂，也有未具名的中生代工程师、以及刚毕业想当工程师的新鲜人。(当然，如果身为工程师的你也想与我们分享心里的秘密，欢迎发表，我们绝对不会故意告诉你老板！) Apple工程师：会不会有人去迪斯尼乐园度假的时候，
-
凯哥
聊聊、笑笑、闹闹
- C8051F版数字湿度计调试5---OLED显示圆形时钟
- OLED显示圆形时钟
-
sdjntl
DIY/开源硬件专区
- 2007智多微电子集成设计考题
- digital的题1，asic流程2，两级寄存器的design，中间有加一些组合逻辑延时，还有输入输出延时什么的，要求画时序和求最大时钟。3,一段verilog代码，要求找出错误和修改。4,一个序列检测状态机（夏语闻那本书上的例子），给你画出了状态转换图，比书上的少了后面几个状态，要求写代码，并且说出这样设计存在什么问题。5，4-MUX，要求用if-else 和case分别描述，并说明优劣。
-
hongqi
FPGA/CPLD
- 基于VHDL的八路抢答器的实现
- 技术要求：(1) 抢答器具有8路定时抢答功能，抢答时间设定为30s,主持人按下“开始”后，定时器立即倒计时，并显示，同时扬声器发出短暂的声响约0.5s；(2) 选手在设定时间内抢答，抢答有效，定时器停止工作，显示选手编号和抢答时刻的时间，保持到系统清零为止；(3) 如定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时抢答，时间显示为00。各个模块的程序
-
maidi0018
嵌入式系统
- 为DIY大赛加把油：LaunchPad超多代码分享
- 同事分享的：[url=https://temboo.com/hardware/ti]>>TI TEMBOO[/url]Temboo支持7种编程语言，其平台相当于为程序员提供了一个基于云系统的图书馆，拥有超过2000个的代码和代码编排，供程序员直接取用。当你的App希望支持将文件同步到Dropbox，或支持用PayPal支付时，Temboo上都有相应的工具包，让曾经烦琐的写代码过程缩减到五行代码就能
-
soso
微控制器 MCU
讲师简介
赵存刚 资深电源领域专家
罗姆半导体 （上海）有限公司设计中心
多年从事电源领域工作，特别是 DC/DC 转换器的设计。拥有从 电源设计、选型 到 评估 和 应用 的丰富经验。从 2015 年起担任 “ROHM电源研讨会” DC/DC 转换器 部分 的讲师。
推荐内容
网友正在看 换一换
- MSP-EXP430FR5739 Quick Start Guide
- EEWORLD大学堂----ADI在线研讨会仪表放大器：常见的应用问题和解决方案
- VHDL的一个小小问题
- msp430与ARM7比较
- 在PCB界面下一次性修改元件编号字体怎么做
- 一个小问题困惑了我，求高手指点（反映打不开电路图，再发一次）
- 求教msp430g2553 DTC配置
- 请问：如何在用C语言写的程序中加入CPL和EFLAGS这两个关键字
- 呼叫chunyang帮助
- 关于esp8266 for micropython平台下的UART0接口使用
更多开源项目推荐
热门器件
随便看看
热门下载
京公网安备 11010802033920号