[font=Times New Roman]各位好,[/font][font=Times New Roman][/font][font=Times New Roman]9[/font][font=宋体]月[/font][font=Times New Roman]20[/font][font=宋体]日前,[/font][font=Times New Roman]EEWORLD[/font][font
自定义了一个求两个数字a,b的最大公约数的硬件算法,然后用avalon MM 从设备接口连接到Qsys系统上,系统包括了:一个clk核,一个Nios II standard核一个DDR2控制器一个sysID核一个JtagUART核以及 一个自定义的求最大公约数核。如下图所示连接完成之后,生成Verilog以及bsf文件都没有reset输入(如下图),求解这是为什么,我记得原来是好好的。