推荐帖子
CC2530的Z-STACK Fatal Error[e72]错误的解决办法
[size=3][color=#000000][font=黑体]在IAR 8.1中,基于CC2530F256芯片对Z-STACK进行builder,如果对IAR环境设置不当会出现[/font][font=宋体]:Fatal Error[e72]: Segment ZIGNV_ADDRESS_SPACE must be defined in a segment definition option (
Jacktang
无线连接
【工程源码】使PLL内部时钟通过专用引脚输出
本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。在设计中,经常遇到需要将PLL的输出时钟通过FPGA的管脚输出到外部供外部器件使用,例如SDRAM的同步时钟脚,千兆以太网的GTXCLK时钟。在大多数的情况下,我们随便选择一个脚将该时钟引出,不会有任何问题,但是,在全编译的时候,会报一个15064的警告,例如在千兆以太网系统中,输出到千兆PH
小梅哥
FPGA/CPLD
常用电子元器件的检测
[b][font=宋体][size=15pt]常用电子元器件的检测[/size][/font][/b][b][font=verdana,ˎ̥][size=15pt][/size][/font][/b]
liuyanliuyan
模拟电子
1.5V干电池升压到3.6V/6A,请问如何做扩流电路?谢谢
[size=5]用干电池,1.5V和3V输入,升压到3.6V,电流最大到6A,请问应该如何做?希望有朋友可以指点一下,谢谢我是想,不知下边两种方法是否可行:如图1,就是加大电感和场效应管的电流通量,或者如下图,用达林顿管放大电流[/size]
alien_duck
电源技术
【ST电机评测】任务一、二、进阶任务、默认任务
[i=s] 本帖最后由 gyp1 于 2018-6-15 15:42 编辑 [/i][align=left][font=微软雅黑][size=4]快过节了,就把全部内容都发出来吧,至此全部任务完成(包括基本任务、扩展任务、默认任务、自拟任务),感谢EE。[/size][/font][/align][align=left][font=微软雅黑][size=4]接前两贴(参见 [url=https:/
gyp1
stm32/stm8