进阶混讯实体晶片布局设计

進階混訊實體晶片佈局設計

• 课时1：Introduction (1小时17分46秒)

• 课时2：Manufacturing Process(1) (1小时33分30秒)

• 课时3：Manufacturing Process(2) (1小时28分27秒)

• 课时4：Manufacturing Process(3) (1小时39分48秒)

• 课时5：Mismatch vs Strategies(1) (1小时47分38秒)

• 课时6：Mismatch vs Strategies(2) (1小时3分46秒)

• 课时7：Mismatch vs Strategies(3) (20分31秒)

• 课时8：Failure Mechanisms (41分13秒)

• 课时9：Layout of MOS Transistor(1) (1小时11分37秒)

• 课时10：Layout of MOS Transistor(2) (1小时36分41秒)

• 课时11：Layout of MOS Transistor(3) (1小时22分34秒)

• 课时12：Wire(1) (1小时1分45秒)

• 课时13：Wire(2) (1小时50分25秒)

• 课时14：Wire(3) (46分53秒)

• 课时15：Layout of Resistor (1小时44分12秒)

• 课时16：Layout of Capacito(1) (1小时3分48秒)

• 课时17：Layout of Capacito(2) (1小时26分13秒)

• 课时18：Layout of Capacito(3) (37分29秒)