大学堂

上传课程

您的位置：EEWORLD大学堂 / 设计工具/EDA / 仿真综合 / Xilinx SDSoC开发环境特色功能演示 / UltraScale架构实现最高利用率和出色性能

本课程为精品课，您可以登录eeworld继续观看：
UltraScale架构实现最高利用率和出色性能
登录

课程目录课程笔记

时长：9分59秒
日期：2015/04/22
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA Xilinx SDSoC Vivado

Xilinx SDSoC开发环境特色功能演示

显示全部 ↓

推荐视频

用户评论

: chenyy; :)谁已经在用这设计环境了？苦于没地方学？来EEWORLD大学堂吧; 2015年04月22日 11:18:57回复|顶()

猜您喜欢

推荐帖子

SOT23封装的IC，丝印打印代码G1，是什么器件？: SOT23封装的IC，丝印打印代码G1，是什么器件？像贴片三极管一样，查出来是MMBT5551; pcf2000 分立器件

熟悉TCPMP 播发器开放式软件的朋友看过来!: 本人想简单修改一下TCPMP播发软件的UI界面,用EVC4.0编译时出现一堆.h找不到,上百个错误.有经验的朋友是否可以指点迷路?说个1,2,3,4.多谢!; crystal3379 嵌入式系统

FPGA设计时序收敛: FPGA设计时序收敛1、2; liwenqi FPGA/CPLD

DIY 3D打印机，你会参与吗？: 前段时间折腾了下雕刻机，最近终于弄完了。还有几个小作品和大家分享了下:loveliness:后面打算开始折腾一台[size=5][color=#ff0000]3D打印机[/color][/size]，有多坛友愿意一起[size=6][color=#000080]折腾[/color][/size]呢？:puzzle:如果你也有兴趣DIY一台自己的3D打印机请帮忙顶起此贴当然，如果开始DIY肯定会找管; deweyled DIY/开源硬件专区

EEWORLD大学堂----Arria V GX FPGA 6.375 Gbps CEI背板驱动能力: Arria V GX FPGA 6.375 Gbps CEI背板驱动能力：https://training.eeworld.com.cn/course/2129Arria V GX FPGA 6.375 Gbps CEI背板驱动能力; chenyy FPGA/CPLD

我的目标机刷屏很慢，不知道是怎么回事？: 我的目标机刷屏很慢，不知道是怎么回事？基本上是一行一行的刷，等的人心都碎了！请大侠们帮忙！我用的是VxWorks5.5,Tornado2.2的版本！; lao3 嵌入式系统

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved