大学堂

上传课程

您的位置：EEWORLD大学堂 / 设计工具/EDA / 仿真综合 / Xilinx SDSoC开发环境特色功能演示 / SDSoC开发环境详情介绍与演示 - Part 2：优化与调试

本课程为精品课，您可以登录eeworld继续观看：
SDSoC开发环境详情介绍与演示 - Part 2：优化与调试
登录

课程目录课程笔记

时长：14分26秒
日期：2015/04/22
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA Xilinx SDSoC Vivado

Xilinx SDSoC开发环境特色功能演示

显示全部 ↓

推荐视频

用户评论

: chenyy; 谁已经在用这设计环境了？苦于没地方学？来EEWORLD大学堂吧; 2015年04月22日 11:18:57回复|顶()

猜您喜欢

推荐帖子

help2416的QT设计时样式表改背景图不生效问题: [i=s] 本帖最后由 wowo8688 于 2015-4-11 13:25 编辑 [/i]本人qt工程里创建一个QWidget的模板，然后main.cpp用如下代码设置背景图片不显示，Form1 f;f.setStyleSheet("border-image: url(:/1234567/111.PNG);");f.show();同样使用修改界面Form1.ui设计样式表增加的背景图片然后mai; wowo8688 嵌入式系统

Linux MTD源代码情景分析: Linux MTD源代码情景分析; liulong2007 Linux与安卓

回流焊接过程中焊料成球的原因: [i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 20:03 编辑 [/i]; lorant 移动便携

这三条赋值语句的目的是干什么？: 这三条赋值语句的目的是干什么？; QWE4562009 51单片机

【Altera SoC体验之旅】+基于超前进位延时链的时间数字转换器: [b][font=微软雅黑][size=5]1.1 工作原理[/size][/font][/b][align=left]待测的时间间隔[font=Calibri]s[/font][font=宋体]对应一个正脉冲[/font]，图 1给出了测量正脉冲下降沿到紧邻的时钟上升沿之间的延时[font=宋体][size=10.5pt]t[/size][/font][font=宋体][size=10.5pt]; xiaomai516 Altera SoC

加法减法电路: [i=s] 本帖最后由 jiming 于 2016-1-6 13:17 编辑 [/i]上学时没有好好读书！好多东西都搞不清楚了，就做了这么一个东西。有时候连个LM358都搞不懂了，更算不准倍速什么的。看我的加法减法电路，电路图，接线图，; jiming 创意市集

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved