本人是初学，想设计一个FFT模块，涉及到流水线，所以给lpm_mult增加了clock引脚，不过使用ModelSim[url=http://bbs.elecfans.com/zhuti_proteus_1.html]仿真[/url]却产生了如下的警告，并且波形显示不出来。** Warning: (vsim-3016) D:/Verilog_Exam/FFT/core/mult.v(60): Por
前提是我拿别人的交叉编译工具.root@localhost u-boot-1.1.6]# export PATH=/ning/2.95.3/bin:$PATH[root@localhost u-boot-1.1.6]# make B2_configConfiguring for B2 board...[root@localhost u-boot-1.1.6]# makefor dir in too
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
