datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 其他 / linux系统管理与网络管理 / Linux进程管理

  • 本课程为精品课，您可以登录eeworld继续观看：
  • Linux进程管理
  • 登录
课程目录课程笔记
课程介绍
相关标签： Linux 网络 系统 运维
该课程主要讲解linux系统管理与网络管理
推荐视频

    猜您喜欢

    推荐帖子

    智能家居电源下载
    智能家居上面专用电源可以看看。
    gzgtdy DIY/开源硬件专区
    TimerA在连续模式输出PWM
    [i=s] 本帖最后由 woshilee 于 2014-4-29 11:47 编辑 [/i]如图所示，可以看出来TA0.1如何输出波形，但是TA0.0输出的波形是如何怎样的呢，用输出模式4时可以输出PWM波形，模式1-3输出高电平，模式5-7输出高电平，这高低电平怎么确定呢？
    woshilee 微控制器 MCU
    【TI教室】登录过程中的问题
    之前因为注册的问题捣腾了好几回，今天早上在管理员的帮助下总算是可以进到主站了。但是又遇到了新问题：点击课堂之后显示：你的申请信息不符合规定，请按照以下选项进行操作~~~~~~~~~~~~~~~~~~~~~~~~~~【如图】请问这个是需要降低浏览器的安全级别吗？我用的IE9.0，设置回默认级别并清除了缓存，但还是进不去啊。请问有别的同学遇到这个问题吗？如何解决的？
    邶风 微控制器 MCU
    Altera 异步FIFO的操作问题
    我现在项目中多次用到异步Fifo，现在的问题是，异步情况下，一直往fifo写数据，满了之后也继续写，开始的时候没有在下面的两处打钩，我发现每次写满后数据不会再写进去了，但我需要得到的现象是写满后再写数据时数据能够写进去，也就是说数据能够整体移动，溢出先进去的数据。后面我把上面两处都勾上了，发现能得到我想要的，但仿真发现，每次满了之后一个写时钟过后在不读的情况下满信号又自动变为了0，这是怎么回事！
    yangfpga FPGA/CPLD
    HPS一侧的DDR3芯片复位一直为低？
    我自己做的一块板卡，HPS一侧的DDR3芯片复位管脚一直为低，而DE1开发板内部不烧写任何程序，一上电该管脚就为高电平。想问一下：1、HPS一侧的DDR3管脚的复位信号由那部分控制，内部没有程序和逻辑，是不是一上电就为高电平？2、现在一直为低电平是那的问题，如何解决？
    hellboy158 FPGA/CPLD
    arm dsp fpga区别
    [b]arm dsp fpga区别[/b] 荒原曼歌 08-05-28 16:36发表于：[url=http://www.xici.net/b804866/board.asp][color=#0000ff]《EmbeddedWay 嵌入式系统》[/color][/url]　分类：未分类最近群里有人问起arm、dsp、 fpga区别，现列出如下：ARM（Advanced RISC Machines）
    安_然 DSP 与 ARM 处理器

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved