大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / Xilinx官方Zynq-7000 SoC实践教学视频 / Xilinx Zynq-7000 SoC基于模块化的设计流程

课程目录课程笔记

时长：11分14秒
日期：2015/05/18
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA SoC Xilinx Zynq-7000

Xilinx Zynq-7000 SoC基于模块化的设计流程
AXI USB 2.0器件 IP 介绍
构建一个针对Zynq ZC702评估套件的软硬件项目
如何使用Xilinx SDK 创建Zynq启动镜像

显示全部 ↓

推荐视频

用户评论

: chenyy; 这么新的器件，用没用过，来看看吧！受用几年啦; 2015年05月19日 10:08:42回复|顶()

猜您喜欢

推荐帖子

【i.MX6ULL】驱动开发2——新字符设备开发模板: 上篇文章介绍了字符设备的开发模板，但那是一种旧版本的驱动开发模式，设备驱动需要手动分配设备号再使用 register_chrdev进行注册，加载成功以后还需要手动使用mknod命令创建设备节点，比较麻烦。目前Linux内核推荐的新字符设备驱动API函数，使得驱动的使用更加自动化，本篇就来一起研究下。1 旧字符设备驱动的弊端使用register_chrdev函数注册字符设备，需要指定一个设备号，这就; DDZZ669 ARM技术

分享TMS320C5515的源程序和测试程序: TMS320C5515的源程序和测试程序; Jacktang 微控制器 MCU

电路分析: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:38 编辑 [/i]当拿到一个电路，我们应该从哪里开始分析，应当注意哪些特征？期待您的好的方法和思路或感悟。; liu5013 电子竞赛

ab 1769 L32e CPU 通讯问题？: 用RSLINX 连接ab 1769 L32e CPU 通讯不上，用工业以太网，拼地址拼不通，无网络连接，计算机加网线上网正常，连接其他ab通讯模块正常，rslinx显示不识别硬件，cpu还挂着ab panel view plus 1000 连接正常麻烦各位给分析分析什么原因。; eeleader 工控电子

Lm8962，UDP同时接收、发送数据，UDP接收会丢包，请问下各位大侠是什么原因？: 我创建了一个UDP socket，来实现对数据的收发。我用PC机周期性地通过UDP给lm3s8962发数据，lm3s8962处理完后，再通过UDP发送给PC机。无论PC机的周期设为多大，发现lm3s8962只能收到一半pc机发送的数据。假如我分别创建两个UDP socket，一个用于UDP数据接收，一个用于UDP数据发送。接收和发送都正常。请问下各位大侠，这是什么原因？先谢过了。代码如下：void; zhypabc 微控制器 MCU

PICO的密室逃脱游戏: 连线图项目网址https://github.com/mytechnotalent/Pico-Escape-Room; dcexpert MicroPython开源版块

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved