课程介绍
相关标签: FPGA SoC Xilinx Zynq-7000
Xilinx Zynq-7000 SoC基于模块化的设计流程
AXI USB 2.0器件 IP 介绍
构建一个针对Zynq ZC702评估套件的软硬件项目
如何使用Xilinx SDK 创建Zynq启动镜像
显示全部 ↓
推荐视频

    用户评论

    chenyy
    这么新的器件,用没用过,来看看吧!受用几年啦
    2015年05月19日 10:08:42回复|()

    猜您喜欢

    推荐帖子

    NRF2401无线模块的VDD引脚处的电解电容可以去掉吗?
    NRF2401无线模块的VDD引脚处的电解电容可以去掉吗?NRF2401技术文档的参考设计上没有电解电容,但很多设计中添加了,可以去掉吗?
    dadaowaiguozhu 无线连接
    上下位机串口通信遭遇的问题
    labview上位机向单片机发送一组字符串:单字符0、单字符1、单字符2、单字符3、单字符4;其中单字符0固定为a;单字符1在上位机中可通过下拉列表控件编辑5个选项:a b c d e单字符2在上位机中可通过下拉列表控件编辑5个选项:a b c d e单字节3固定为回车符单字节4固定为换行符。比如单字符1选择为a,单字符2选择为e,则此时,上位机向单片机发送的字符串为:aae回车符换行符,该组字符
    qiwan stm32/stm8
    HSPICE中传输线模型的结构及参量控制
    HSPICE中传输线模型的结构及参量控制
    linda_xia Microchip MCU
    这个电路有什么不妥吗?
    采用带过零触发的光耦MOC3081,控制单向可控硅实现可控整流来控制电机,对于该电路有什么不妥的地方吗?希望高手给予指教,感激不尽。
    gsy 工业自动化与控制
    msp430g2553写一段定时捕获,中断也进不了
    用msp430g2553写一段定时捕获,中断也进不了,下面是程序:void Timing_acquisition(void){P1SEL|=BIT1;//P1.1 CCI0AP1DIR &=~BIT1;TACTL = TASSEL_2 + MC_2+TACLR;//L连续计数模式TACCTL1 =CAP+CCIS_0+CM_1+CCIE;//+SCS捕获模式,上升xia捕获,选择CCI0A,同步,
    yezihoho TI技术论坛
    【Perf-V评测】+简单功能程序的设计(2)
    [i=s] 本帖最后由 jinglixixi 于 2021-4-22 03:57 编辑 [/i]前面我们介绍了用开发板来实现逻辑门电路的功能,这次就尝试在开发板上来模拟译码器的功能,当然译码器有许多中,这里仅选2个有代表性。2. 译码器1)3-8译码器3-8译码器的真值表为:由开发板的SW原理图可知,开关SW可以提供高低电平信号。此外,我们可以使用Arduino接口来外界LED显示模块来指示译码器
    jinglixixi FPGA/CPLD

    推荐内容

    热门视频更多

    可能感兴趣器件

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved