datasheet

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / 上海库源电气allegro视频培训 / 使用Allegro制作表贴封装

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 使用Allegro制作表贴封装
  • 登录
课程目录课程笔记
课程介绍
相关标签： allegro layout
Allegro是Cadence推出的先进 PCB 设计布线工具。 Allegro 提供了良好且交互的工作接口和强大完善的功能，和它前端产品Cadence、OrCAD、Capture的结合，为当前高速、高密度、多层的复杂 PCB 设计布线提供了最完美解决方案。
推荐视频

    猜您喜欢

    推荐帖子

    第一回 手动升级内核 串口tftp连接
    [i=s] 本帖最后由 astwyg 于 2014-7-11 21:54 编辑 [/i]上回说到:板子到了,但是分辨率不对..cc大神说刷一下4.3寸屏内核文件就行了,当时我的读卡器还没到,就搁置了,今天经大神演示.不需要进uboot,在linux的串口shell下面就可以手动升级内核(其实我进uboot试过了,但是tftp超时,网传改一下uboot里面的传输时间限制就好了,这个有兴趣的同学试一下
    astwyg 嵌入式系统
    mdk4.11中编译C++文件
    请问各位如何在mdk中编译C++文件，问题主要是在头文件上，在头文件中class不高亮显示，编译时头文件中的class显示错误为“未定义标识符”，是否要在C/C++选项中的预定义_cplusplus？尝试过仍然不行。另外再帮助中的command line指的是什么？谢谢各位
    bbslee888 stm32/stm8
    哪位大侠帮忙指点一下，推荐一款高精度放大器啊？
    哪位大侠帮忙指点一下，推荐一款高精度放大器啊？谢谢啦
    月海无痕 模拟电子
    AVALON总线控制权，VGA,CPU共享SDRAM。
    设计了个VGA控制IP，由一个FIFO、一个VGA时序控制器、一个主端口、一个从端口组成。 在没有CPU的情况下能从SDRAM中读出数据正常显示，加了CPU后因为CPU也要用SDRAM，产生了冲突。SDRAM时钟：100MHz，速度略小于200MB/S。VGA时钟：50MHz，读32位FIFO时钟：25MHz。因为用两个字节（16bit）存放一个点的RGB值。速度略小于100MB/S。我想到的解决
    eeleader FPGA/CPLD
    新手想买块开发板
    新手入门想买块开发板，但不知具体的什么好点[url]http://item.taobao.com/item.htm?id=2897730650[/url][url]http://item.taobao.com/item.htm?id=7446921032&[/url]哪一个较合适呢。我是大学生。或者都不合适的话，应该选其他的哪款呢（具体点的），求高手赐教，非常感谢
    guanglin 嵌入式系统
    tc35i模块与单片机的短信收发问题
    最近也在做这个遇到点麻烦，请各位支招帮忙下 。问题是：1、我用的是西门子tc35i的gsm模块，模块与pc连接，通过串口调试助手调试模块正常工作，能够发送短信到指定的手机，但是与51单片机连接就接收不了51发送的信号（接法 是RXD--TXD，TXD--RXD，GND--GND，这种接法应该没错吧？）。2、通过检查发现模块上排针引出的RXD、TXD并没有与串口的任何引脚相连，请使用过该模块的高手指
    xugonglong 嵌入式系统

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved