• 本课程为精品课,您可以登录eeworld继续观看:
  • AXI_PWM
  • 登录
课程介绍
相关标签: Linux Xilinx znyq

本教程讲解FPGA基础,SOC入门,DMA和VDMA,linux,HLS图像与PCIE

适用于以下应用:

高速通信;机器视觉、机器人;伺服系统、运动控制;视频采集、视频输出、消费电子;项目研发前期验证;电子信息工程、自动化、通信工程等电子类相关专业开发人员学习

推荐视频

    猜您喜欢

    推荐帖子

    求全国电子眼,拍照GPS数据
    求最新全国电子眼,拍照GPS数据,价格自报,可发邮件到licen@netease.com与我联系
    qiusj 嵌入式系统
    关于modelsim时序仿真
    用modelsim进行时序仿真的时候,没有结果,而且出现了n多下面这种错误提示:# ** Error: netgen/translate/pre_huf_all_translate.v(23405): Module 'X_LUT2' is not defined.提示的引号里面的内容有很多,我只贴出来这一个。我觉得是xilinx库的问题(编译用的ISE),但我不知道确切的原因,而且我已经用了网上介
    x1022as FPGA/CPLD
    2812的为啥倍频不起作用
    2812采用30MHz晶振,5倍频,时钟应是150M,但实际上倍频没有作用,时钟还是30M,请问可能的原因在哪儿。还有就是DSP2812的140脚XF_PLL的引脚应该怎么接
    pppphzmns 微控制器 MCU
    j link仿真问题
    stm32 keil mdk用j link仿真查看变量值时 显示是怎么回事啊?:Cry:
    sucaptain 单片机
    PNP三极管be极间电阻的作用分析
    如图下,如果没有电阻R3,则A点电压(即Vin)大于(VT1+Vbe)时,PNP就导通如果现在加入电阻R3,则R3上的电压等于PNP管Vbe电压。则有计算式,Ur3=Vbe=(R3/(R2+R3))*(Vin-VT1),说明加入R3可以影响到PNP的导通。【1】是必须要加入R3吗?【2】R3还可以防止PNP的漏电流,即当基极没有电流输出入时,PNP管可能也有少量的电流流过,而让这个漏电流消耗在R3
    shaorc 模拟电子
    电路板算价工器,值得收藏
    [b][font=宋体]电路板算价工器[/font][font=Times New Roman],[/font][/b][b][font=宋体]值得收藏[/font][font=Times New Roman]:[/font][url=http://www.sz-jlc.com/home/order_add.jsp][font=Times New Roman][color=#800080]http
    1420 FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved