datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 数字信号处理器（DSP） / 随机信号分析的工程应用 / 随机现象的基本描述（三）

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 随机现象的基本描述（三）
  • 登录
课程目录课程笔记
课程介绍
相关标签： 随机信号分析 南航 张强
随机信号又称为不确定信号，是指无法用确定的时间函数来表达的信号。一般这类信号的频域是连续的，而函数信号为断续的。随机信号分析的工程应用从实际角度出发论述了随机信号分析的基础理论及其工程应用。主要内容包括：随机物理现象、随机信号的基本概念和数学描述方法，以及随机信号分析的基础理论和随机信号相关分析及谱分析的工程应用。
推荐视频

    猜您喜欢

    推荐帖子

    【连载】【ALIENTEK MiniSTM32 开发板】STM32不完全手册--外部中断实验（实验四）
    ALIENTEK开发板购买地址：http://shop62103354.taobao.com/[[i] 本帖最后由 正点原子 于 2010-8-30 09:35 编辑 [/i]]
    正点原子 stm32/stm8
    关于登陆问题，希望解决一下
    :):call: :funk: :kiss: :victory: :hug: :lol :Mad: :Sweat: :titter: :Sad: :Laugh: :Cry: :loveliness: :@::~o:tongue: :shy: :cold: :carnation: :rose: :faint: :pleased: :sexy: :puzzle: :surrender: :handsh
    小鹰fighting 为我们提建议&公告
    新手学习pcb求助
    我用的是ad，原理图画好了，导入pcb没问题，但是在原理图上做修改，改完之后更新到pcb就出错而且是所有元件都显示绿色，这是哪里错了？还有在pcb上直接添加元件后怎么新增加from to，还有布线宽度规则设计问题，我自己设计了VCC,GND net的线宽规则，GND的优先级我设置最高，VCC其次，还有一个原来就有的线宽规则，但是我应用之后，软件自动又生成了一个与原来规则相同的新规则而且优先级最高，
    吾不轻言 PCB设计
    Latch 与 FF
    这里先转载网上的几个帖子，让大家对 Latch 和FF有个认识。latch和flip-flop都是时序逻辑，区别为：latch同其所有的输入信号相关，当输入信号变化时latch就变化，没有时钟端；flip-flop受时钟控制，只有在时钟触发时才采样当前的输入，产生输出。当然因为二者都是时序逻辑，所以输出不但同当前的输入相关还同上一时间的输出相关。latch缺点：1、没有时钟端，不受系统同步时钟的控
    analog010 FPGA/CPLD
    如何制作BFM字体
    如何才能制作出bmf字体，出在我只找到制作.c的字体工具，请你指教，谢谢！
    吴通凯 嵌入式系统
    有奖问答|告别冗长的手动测量，助力工程​师​解决测量​难题
    40​多年​来，​NI ​开发​了​众多​自动​化​测试​和​自动​化​测量​系统，​助力​工程​师​解决​全球​最​严峻​的&#820
    EEWORLD社区 测试/测量

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved