datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 嵌入式软件设计 / 信号简介

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 信号简介
  • 登录
课程目录课程笔记
课程介绍
相关标签： Linux STM32 嵌入式
嵌入式软件设计是计算机、软件工程等学科的专业方向课，是一门实践性、技术性很强的重要课程。本课程的主要任务是全面介绍基于ARM/嵌入式Linux操作系统的GNU C语言程序设计思想、方法，以及基于STM32处理器和Proteus的嵌入式仿真技术。通过本课程的学习，使学生掌握嵌入式软件设计的基本流程和方法。

推荐视频

    猜您喜欢

    推荐帖子

    fpga除法器的一些算法问题
    学习fpga有一段时间的朋友们，你们有没有比较好的除法器的设计思想，目前我的思想进局限于[color=red]移位—>比较—>减法[/color]这种思想，希望有好的想法的朋友介绍一下，比如是速度快，或者使用资源少之类的一些算法。目前正在做等精度频率计除法模块，用quartus中自带的除法器时，当输入被除数为28位，除数为16位时，就消耗了780多个逻辑元件了。
    xuhongming FPGA/CPLD
    谁有89C2051电子钟的程序啊?
    谢谢大家谁有这个方面的程序呢,多多指教下,如果是在网站上找到的,把网址留下一下,谢谢了
    god 51单片机
    微弱信号检测电路分析，超声波检测
    大家分析一下这个电路，信号路径如下:超声波信号（很小幅度，几毫伏～几十毫伏）从probe进去----->C22隔掉直流分量---->经过U6进行放大---->经过U5进行放大---->经过（C18、C19、C20、C21、L3、L4、L5、L6、R17）进行滤波这个电路通过测试，电路是正常的，但不知道如果从理论上来正确分析U6部分和（C18、C19、C20、C21、L3、L4、L5、L6、R17）
    gaoyang9992006 模拟电子
    同步双口RAM模块 实例
    同步双口RAM模块,看参数就能明白怎么工作,就不多说了,可以直接拷贝到自己工程中使用.// synthesis verilog_input_version verilog_2001`timescale 1 ps / 1 ps module altpcierd_dprambe (wrclk, wraddr, wrdata, wrbe, rdclk, rdclken, rdaddr, rddata);
    eeleader FPGA/CPLD
    版主能给自己加威望和芯币？
    很好奇哦
    bigcha 为我们提建议&公告
    AMD透露K8L资料 加入独立核心电源管理
    [文摘]来源：HKEPC电脑领域作者：文摘责编：汤汤日期：2006年05月19日 06:06　　【HKEPC消息】昨日于In-Stat微处理器春季论坛上，AMD资深工程师Chuck Moore透露了更多有关K8L微架构的资料，K8L微架构是AMD未来的四核心架构，如同早前台湾某一主机板厂商透露一样，其最主要改善在于共享L3 Cache架构，并改用新一代Hyper-Transort传输协定，速度将提
    fighting 电源技术

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved