• 本课程为精品课,您可以登录eeworld继续观看:
  • DFA的最小化:Hopcroft算法3
  • 登录
课程介绍
相关标签: 编译原理
该课程主要讲授编译器设计与实现的主要理论和技术。主要内容包括词法分析、语法分析、语法树构造、语义分析、中间代码生成、代码优化、目标代码生成等主要内容。
推荐视频

推荐帖子

偶得以STlink V2.1固件,测试通过,出来嘚瑟一下
不废话直接上测试结果原固件版本升级后的版本,说明支持在线升级电脑识别到的设备,STlink、串口、虚拟磁盘样样齐全Keil环境下,JTAG模式支持,正常识别目标芯片Keil环境下,SWD模式支持,正常识别目标芯片程序下载无误,支持在线调试附上固件
通宵敲代码 stm32/stm8
查找表(Look-Up-Table)的原理与结构(FPGA
一.查找表(Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA:如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HDL语言描
eeleader FPGA/CPLD
STM32 GPIO复用问题
当我将GPIO复用的时候,比如打开TIM1的PWM输出功能,只能设置为复用输出模式GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP;其对应的管脚PA8 9 10,PB13 14 15管脚就无法用GPIO寄存器来控制了,想拉高拉低都不行啊,事实是这样的吗?STM8就可以这样,既是PWM输出也可以简单的用ODR寄存器来控制IO,不知道有没有办法实现这样的功能
eeacc stm32/stm8
LDO与LC滤波
问题描述:客户在电源使用中,要求输出纹波尽量小,但是又不想使用LDO。解决方案:可以在DC/DC后端增加LC滤波。下面以TPS84259为例,比较几种配置下的纹波输出情况:1.双输出电容输出情况下:此时纹波21mV。2.采用4输出电容,进一步降低ESR :纹波有所降低,但是仍然有12mV3. 增加LDO,降低输出纹波 :纹波效果非常好,只有3mV4. 输出增加LC, 构成pi型滤波:纹波效果也非常
qwqwqw2088 模拟与混合信号
EE官方zigbee技术交流群的建立
之前zigbee版块一直没有QQ技术交流群,现在特意创立一个,群号是 243090717。希望加入的坛友不要发垃圾广告,否则一律T除,大伙一起相互学习交流,提高技术水平。
wateras1 无线连接
MSP430f149 华为CM320
利用单片机采集的数据通过3G模块(CM320)发送到上位机进行接收显示,底层单片机与3G模块连接以及串口发送数据应该如何开展,求助~~~:time:
Miracle_阳 微控制器 MCU

推荐内容

可能感兴趣器件

完成课时学习+分/次

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved