• 本课程为精品课,您可以登录eeworld继续观看:
  • Razavi Electronics2 Lec44- Bode’s Rules, Stability Condition, Circuit Examples
  • 登录
课程介绍
相关标签: 模电


模拟电路设计的圣经,由模电大师拉扎维亲自讲授!

Fundamentals Of Microelectronics   https://download.eeworld.com.cn/detail/CMOS/604061

传感器建模设计问题制造和实际应用的发展
https://download.eeworld.com.cn/detail/CMOS/604060
显示全部 ↓
推荐视频

    用户评论

    michaelkyr
    大师就是大师,讲得非常好,跟着一步一步学,就能深刻理解。
    2020年06月03日 20:17:07回复|()
    jansan
    手机观看为何不能显示字幕??请高手指点。谢谢!!!
    2020年01月05日 20:43:21回复|()
    nicklos
    讲解由浅入深,非常细致,配合英文字幕听明白没有问题
    2019年10月24日 15:47:59回复|()

    猜您喜欢

    推荐帖子

    新手求助,前端变压器接出,经整流桥或其他电路,输出直流正负375V.如何实现?
    [color=#333333][font=Arial, 微软雅黑][size=14px]RT,现在在制作一个功率传输模块,模块输出需要做成正负375V的形式,可以分别单独输出+375V和-375V,也可以合起来作为750V的端口使用。前端由高频变压器接出,变压器输出电压可调,为高频交流量。变压器输出经整流桥或其他相关电路,整流为直流输出,端口参数要求如上所述。请问各位大佬这样形式的输出端口一般要如
    jnsun007 电源技术
    12导联ECG参考设计
    >>12导联ECG参考设计[media=x,500,375]http://v.youku.com/v_show/id_XNzkyODQ0NDg4.html[/media]
    雨中 ADI参考电路
    430与PC串口通信
    求教如何将MSP430F149通过usb转串口与PC 连接
    123xt 微控制器 MCU
    FPGA DSP 通信,用EMIF接口
    请问有人做过FPGA与DSP通信吗?用EMIF接口,在FPGA上我用的是内部fifo,那些fifo的接口与DSP的引脚该怎么连呀?我现在的结果是感觉接受不同步
    wangyaoli FPGA/CPLD
    几本经典FPGA验证书籍
    SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE1364-2001 Verilog硬件描述语言(HDL),并对其进行了扩展,包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等,这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发,它主要定位在芯片的实现和验证流程上,并为系统级
    arui1999 下载中心专版
    CPLD有一个管脚不工作
    程序烧写成功后,CPLD的触发管脚一直处于高阻态,整个电路一上电就触发,想知道是CPLD的问题还是PCB 的问题。若是CPLD 的问题,那CPLD 是根据什么判断电路已经触发,然后执行程序的?
    xiaxuedehai FPGA/CPLD

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved