视频加载中。。。
时长：6分53秒
日期：2013/01/01
收藏视频 上传者：EE资深网友
去评论
推荐帖子
射频模块的ESD该如何考虑和设计？
硬件工程师在设计产品时，ESD抗扰度是一个重要的考虑指标。静电对于大部分电子产品来说都存在危害，射频模块对静电更加敏感。那么针对射频模块类产品，ESD抗扰度应当如何考虑和设计呢？ 关于ESD抗扰度等级，不同产品不同行业对应着不同的标准，国际电工委员会所颁布的IEC61000-4-2标准适合于各种电气与电子设备做电磁兼容性的测试。在进行产品设计前需要先规定好产品的ESD抗扰度的等级，要么根据标准来
火辣西米秀
Verilog模块内容
模块的端口声明了模块的输入输出口。其格式如下：module 模块名(口1，口2，口3，口4, );模块内容 ：模块的内容包括I/O说明、内部信号声明、功能定义。y I/O说明的格式如下：输入口： input 端口名1，端口名2，,端口名i; //(共有i个输入口)输出口： output 端口名1，端口名2，,端口名j; //(共有j个输出口)I/O说明也可以写在端口声明语句里。其格式如下：modu
至芯科技FPGA大牛
电源芯片XL6009反馈引脚的控制方法问题
求助大家，使用XL6009做程控电源，采用STC12C5A单片机控制，如何才能对其反馈引脚控制以调整输出电压呢？（本准备使用数字电位器进行控制，但发现数字电位器不能承受如此大的电压）[img]http://image16-c.poco.cn/mypoco/myphoto/20140609/09/5558740420140609092844052.jpg?710x513_120[/img]
无聊中¤
用f149单片机Timer_A捕获模块测量某脉冲信号高电平时间。不知哪里出错了？
#include "msp430x14x.h"#include"Cry12864.h"#include"BoardConfig.h"//开发板系统配置函数#define RISE 0#define FALL 1uchar Edage=0; //当前触发沿uint TA_OverflowCnt;unsigned long int RiseCapVal;unsigned long int Period
aliska
完成课时学习+
无线连接
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
