大学堂

上传课程

您的位置：EEWORLD大学堂 / 热门应用 / 工业控制 / 自动控制原理石群 / 11

本课程为精品课，您可以登录eeworld继续观看：
11
登录

课程目录课程笔记

时长：48分36秒
日期：2019/07/29
收藏视频
上传者：JFET
去评论

课程介绍

相关标签：自动控制考研

详尽实用的、按照考研标准讲授的“自动控制原理(含现代控制理论)视频教程”!此系列视频教程全部由清华大学博士石群老师亲自讲授

显示全部 ↓

推荐视频

用户评论

: 琉璃白客; 360p清晰度？; 2019年08月03日 22:41:42回复|顶()

猜您喜欢

推荐帖子

24G雷达整套开发方案: 请问谁家有对24G雷达进行全套开发的，请联系QQ[url=mailto:13380331958@163.com]3[/url]82755418，多谢！; qylin 汽车电子

怎样实现sd卡热插拔: fat16文件系统怎样实现SD卡热插拔。; chap1 嵌入式系统

稳定幅度的电路: 我们一直没弄出来一个能输出稳定幅度的电路，有没有懂得，帮帮; princess. 电子竞赛

需要高手指点: 当然可以自己定义汉字的值，但程序的可读性差。; fdsafsdfsadf stm32/stm8

全面解析四种高速存储接口谁能把SATA拍在沙滩上？: 转自[url]http://ee.ofweek.com/2015-12/ART-8110-2809-29035734.html[/url]凭借更快的数据传输速度、更小的空间占用以及更远的传输距离，SATA接口在几年前成功干掉IDE接口，成为了市面上最主流的存储接口。但随着技术的进步与存储厂商的不断发掘，SATA的潜力已经被开发殆尽，已经成为了众所周知的“阻碍固态硬盘发展瓶颈”。OFweek[url; 白丁 FPGA/CPLD

如何修正时序约束中slack为负的问题: [font=Verdana, Helvetica, Arial, sans-serif]我已经在sdc文件中做了约束了create_clock -name {iclk_27M} -period 37.000 -waveform { 0.000 18.500 } [get_ports {iclk_27M}]但是它的slack还是负的这个应该咋解决啊[/font]; 3008202060 FPGA/CPLD

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved