- 本课程为精品课，您可以登录eeworld继续观看：
- CCNP路由30_BGP_移除私有AS_DualAS_Policyaccouting
- 登录
- 时长：56分34秒
- 日期：2019/12/03
- 收藏视频
- 上传者：抛砖引玉
- 去评论
推荐帖子
-
上升沿
- 怎么测量信号上升时间哇毫无头绪，
-
纯洁的小火车
电子竞赛
-
请问关于GPRS模块通信的问题
- 小弟想用ARM做一个无线通信的项目，有些思路不太清楚。我的ARM板的串口接一个GPRS模块（比如西门子的MC55），板子的usb口接一个摄像头，我想把摄像头采集到的图像通过板子上外接的gprs模块发送到我的pc机上，因为我实验室里的电脑是局域网的（非公网ip），ip地址是手动设置的：202.195.166.172。我想问一下arm采集的数据能否通过gprs模块发送给我实验室里处于局域网内的PC(P
-
mz_flying
嵌入式系统
-
windows不是通过int13来操作磁盘？
- 求教，windows不是通过int13来操作磁盘，那么现在那些硬盘还原卡的工作原理就不应该像下面介绍的那样：还原精灵与还原卡的工作原理分析:还原精灵的工作原理:它修改了引导区，引导区又被称为MBR，它位于硬盘的0头0柱1扇区，在扩展int13中没有头、柱、扇区这个概念，它只有逻辑扇区，在扩展的int13中MBR位于是0扇区，如果BIOS中设置的是硬盘启动的话，系统会首先载入这个扇区到内存，然后运行
-
zjhzlswxh
嵌入式系统
-
大型设计中FPGA的多时钟设计策略
- 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。 FPGA设计的第一步是决定需要什么样的时钟速率，设计中最快的时钟将确定FPGA必须能处理的时钟速率。最快时钟速率由设
-
呱呱
FPGA/CPLD
-
求助:JTAG调试没问题，下载到目标板却不能正确运行
- 用F149做了数据采集程序，用JTAG download到目标板上，调试运行正确。退出调试后，拔掉JTAG连线，让目标板自带电源运行（3.3V），好像程序运行不了，反正结果不正确。请个位大虾指点！
-
flywing
微控制器 MCU
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
