• 本课程为精品课,您可以登录eeworld继续观看:
  • 第六章 第1节 属性文法
  • 登录
课程介绍
相关标签: 编译原理 LR 词法
编译程序的构造原理和技术可以说是计算机科学技术中理论和实践相结合的最好典范。在许多课程的教学中,经典的理论和先进的技术之间联系往往缺乏具体而形象的例证,而编译原理课程在这方面具有得天独厚的优势。形式语言和自动机理论为编译程序的设计提供了坚实的理论基础,正是在科学理论的保证下,才形成了一系列先进的编译程序设计方法和工具,使得编译程序的构造具有很高的系统性和自动化程度。
推荐视频

    猜您喜欢

    推荐帖子

    【视频分享】WEBENCH® FPGA Power Architect 功能导览
    周末又快结束了,先给大家充充电。今天继续和大家分享WEBENCH电源设计工具的介绍。:kiss:在这个视频中,德州仪器工程师Jeff 将向您展示如何在数分钟内完成整个 FPGA 电源供应系统的设计,在步骤示范的案例中采用的是有9个电源的坊间电路板,而建立一个全面的 FPGA 电源系统其实很简单:* 决定所需的输入供电电压.* 选择在设计中使用的 FPGA 器件.* 决定电源的负载.* 拨动旋钮优化
    德州仪器_视频 模拟与混合信号
    求助:如何做USB通讯(新手)!!!
    我想把单片机采集的数据用USB传到电脑上.不知道如何下手.不知道具体的该怎么做,大致可以分几步.谢谢!!!
    debiao668 嵌入式系统
    ucosII2.8操作系统
    ucosII2.8操作系统
    single 实时操作系统RTOS
    晒WEBENCH设计的过程+时钟信号设计
    用WH设计一个时钟输出电路,分别输出80M 160M 180M信号:
    hanskying666 模拟与混合信号
    EEWORLD大学堂----MSP430Ware+软件代码库简介
    MSP430Ware+软件代码库简介:https://training.eeworld.com.cn/course/369
    dongcuipin 单片机
    关于电源tps53353出现的问题
    使用TPS53353时出现问题,输出无法正常。具体原理图,如图所示。其中V1.8_EN接至FPGA io 并已拉高,示波器观测为3.3v,很稳定。问题描述:输出不正常,检查VREG,发现VREG出现一个下冲,具体频率和软启动的周期一致。具体如图所示。检测12V 输出 和EN 管脚均没有异常。想知道 vreg在什么情况下会出现如图所示的下冲?
    ouaiwl 电源技术

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved