datasheet

大学堂

您的位置：EEWORLD大学堂 / 电子设计从零开始 / 光敏电阻的特性

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 光敏电阻的特性
  • 登录
课程目录课程笔记
课程介绍
相关标签： DIY 电子基础 零基础
电子设计从零开始，真正的零基础入门电子设计，电子爱好者入门视频
推荐视频

    猜您喜欢

    推荐帖子

    PIC16F877A AD转换
    AD转换 数码管显示数值一直递减 要拔掉电源 从新开始从4.99几v开始递减 模拟输入是从同一板上的5V稳压管接出来通过4052 接到AN0上的uint signed AD(){uint adc=0;ADCON1=0x8e;ADCON0=0x81;ADGO=1;delay(1);while(ADGO);adc=ADRESH;adc=8;adc=adc|ADRESL;adc=(adc/1024.0*
    小灰 Microchip MCU
    讨论FPGA面试题目
    用Verilog/VHDL实现一个clock generator 。要求如下：a、实现2分频和4分频b、使两个输出时钟的skew尽可能小c、受外部噪声影响后，该电路功能可以自行恢复
    eeleader FPGA/CPLD
    我的小音响到了
    :loveliness: 论坛奖励我的小音响到了有两天了最近断网没来得及说声呵呵音响蛮有特色的哈哈谢谢玲珑和SOSO哦:loveliness:
    leijiayou 聊聊、笑笑、闹闹
    EVC的使用方法各位大侠有没有,怎么创建一个新文件?
    EVC的使用方法各位大侠有没有,怎么创建一个新文件?工程,工作区?有什么区别呢?
    zhtwn 嵌入式系统
    uclibc和busybox浮点数冲突
    uclibc和busybox浮点数冲突编译uclinux时，报浮点数出错：uclibc使用硬浮点数，busybox使用的软浮点数，交叉编译链：arm-linux-tools-20061213.tar.gzuclibc：0.9.27busybox：1.0错误信息如下：/usr/local/lib/gcc/arm-linux/3.4.4/../../../../arm-linux/bin/ld.rea
    jiemei6617 嵌入式系统
    关于用状态机设计秒表时遇见的问题（求教）
    做个秒表 0-59 flow_out flow_in 连接时 的时序仿真结果如下flow_out flow_in 不连接时 的时序仿真结果如下请问为什么 flow_out 和flow_in 连接时 的结果里的 flow_out 是在low_num 为0001 时 有输出1而  flow_out和 flow_in 没连接时 的结果里的 flow_out 是在l
    wzyuliyang FPGA/CPLD

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved