• 本课程为精品课,您可以登录eeworld继续观看:
  • Verilog代码风格与书写规范
  • 登录
课程介绍
相关标签: FPGA 特权同学
2009年,初出茅庐的特权同学可谓“初生牛犊不怕虎”,热情洋溢的录制了《深入浅出玩转FPGA》这套视频,次年也出版了同名图书,没想在资源匮乏的当时,竟也能够很快吸引了广大FPGA初学者的关注和青睐,并且也确确实实的帮助了一些初学者。话说“十年磨一剑”,10多年转眼即逝,好在特权同学早就忘却了“网络红人”的光环,俯身职场埋头苦干,脚踏实地的专注在电路设计和FPGA开发的具体工作中,服务于项目和产品。对于做产品而言,特权同学感触最深的,就是简单、实用、稳定、低成本至上。FPGA也是一样,对于初学者而言,需要的并不是什么胡里花俏或高大上的应用,而是一步一个脚印,扎扎实实的从零开始,多花时间写代码,不断的仿真和上板调试,吃透并且自己动手练习一遍每个基础的实例。
多年来,很多业内的朋友也是希望特权同学抽空再好好录制一套FPGA视频教程,考虑到时间精力有限,一直很难下定决心。近年来,特权同学在企业中参与FPGA工程师的招聘,发现在市场上要找到水平相对高一点的FPGA人才也实在是难上加难。于是,特权同学决定在《深入浅出玩转FPGA》面世10年的当儿,以一个新的FPGA平台(Xilinx Artix-7系列),从基础的FPGA知识开始,到工具的安装使用,再到基础实例、调试实例和项目实例等全方面引领广大FPGA初学者完成FPGA的入门和进阶。当然,这只是一个新的开始,在时间和精力许可的情况下,特权同学还在准备着录制一套以verilog代码学习为主的视频《Verilog边码边学》。希望大家多多支持,您的鼓励是特权同学不断分享的动力。
《2020版 深入浅出玩转FPGA视频教程》基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设。视频共37课时,总时长约800分钟,提供了一些典型的工程实例,帮助学习者从FPGA基础知识、逻辑设计概念、工具配置和使用、设计源码编写、设计功能原理、仿真验证、板级设计和调试等方面由浅入深扎实的掌握FPGA开发。
与本视频配套的图书《XilinxArtix-7 FPGA快速入门、技巧与实例》(清华大学出版社)已经上市销售。本视频与2010年特权同学录制的《深入浅出玩转FPGA》同名(本视频为2020新版),但配套的图书和板卡不同,内容经过特权同学10年的积累,经过深加工,更适合广大FPGA初学者和进阶者学习。
显示全部 ↓
推荐视频

    用户评论

    lzy89c55
    学习一下FPGA 的知识
    2023年10月11日 11:45:18回复|()
    htwdb
    从FPGA或PLD转换到门阵是经济高效
    2021年01月05日 12:44:39回复|()
    soso
    看看FPGA 的知识
    2020年12月29日 15:11:58回复|()

    猜您喜欢

    推荐帖子

    微控制器破解秘籍
    本文介绍了众多的破解微控制器(MCU:Micro Control Unit)和智能卡(Smartcard)的方法:包括已知的非侵入式攻击(Non-invasive attacks),如功耗分析(Power analysis)和噪声干扰(Glitching);以及侵入式攻击(Invasive attacks),如反向工程(Reverse engineering)和微探测分析(Microprobing
    Uxianzhang 工业自动化与控制
    [平头哥RVB2601创意应用开发]体验分享四:ADC 多通道测试+LVGL显示
    # 欢迎使用Markdown编辑器## 合集###1. [平头哥RVB2601创意应用开发]体验分享一:开箱、环境搭建、输出helloworld](https://bbs.eeworld.com.cn/thread-1197148-1-1.html)###2. [平头哥RVB2601创意应用开发]体验分享二:多种方式点灯,组件学习](https://bbs.eeworld.com.cn/threa
    wo4fisher 玄铁RISC-V活动专区
    如何区分电平的高低?
    以3.3V的工作电压为例,电压在什么范围内,我们认为它是输出低电平?什么范围内输出是高电平?请高手指点,谢谢!
    phlelp 嵌入式系统
    【MicroPython】main.py文件损坏怎么办
    刚才还好好的,现在突然就出现了main.py文件损坏的提示,超级终端是可以用的,就是无法编辑main.py文件,我需要重新烧固件吗??[align=center][/align]
    xinmeng_wit MicroPython开源版块
    Doulos ASIC Design and FPGA Design VHDL源代码
    [hide][/hide]
    FPGA小牛 FPGA/CPLD
    请问如何使用snmp给一个表添加、修改记录?
    现设计一个表test,有字段 aindex(int类型,索引列,只读不可写),b,c,evl(status类型,可读写),现在通过snmpset命令进行添加记录(可有其它命令代替?),按照我的理解,先给evl(按列顺序的第aindex+1个记录)设置一个int值5,然后再用snmpset设置b、c的值。可是每次设置evl值时都报错字段不可写(mib表和c代码都是按照net-snmp已有例子进行编写
    xulei1008 嵌入式系统

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved