- 本课程为精品课，您可以登录eeworld继续观看：
- VM threads an alternative model for virtual machines on RISC V Ron Minnich, Google
- 登录
- 时长：24分13秒
- 日期：2021/03/27
- 收藏视频
- 上传者：Lemontree
- 去评论
推荐帖子
-
LIV脚本函数调用
- 在Visual Basic 6和吉时利 GPIB卡中，运行LIV测试的调用命令类似于如下的方式：Call Send(kth2602, “LIVTest()”, status) ‘run function LIVtest()其中，Kth2602表示测试设备地址。数据返回：函数printData()将3组数据（L，I，V）放到输出队列中，其他还包括一些头文件信息和空格等用以隔开各个数据列。为了从输出队
-
Jack_ma
测试/测量
-
急招高级嵌入式系统开发者 2 个职位
- 两个项目急招两个职位：工作内容：1）参与公司嵌入平台方案和构架，系统设计和开发；2）从事嵌入式产品的软件需求分析、软件设计与开发；3）负责需求文档、设计文档、培训文档的编写；任职要求：电子、通信计算机软件、电力自动化相关专业，本科或以上学历；5年以上嵌入式项目软件研发工作经验；熟悉ARM,AVR等构架嵌入式软件的开发，并有一定硬件开发经验熟练掌握C/C++语言和面向对象编程；熟悉Linux、Win
-
flyaround
嵌入式系统
-
这条语句到底什么意思？怎么理解？
- 我看到一个verilog驱动LCD1602的程序，代码如下：module LCD1602(//50Mhzclk,rst_n,//inputlcd_en,lcd_rw,lcd_rs,lcd_data);input clk,rst_n;output lcd_rw;output reg lcd_rs;output wire lcd_en;output reg [7:0] lcd_data;//-----
-
chenbingjy
FPGA/CPLD
-
引脚设为上拉不成功
- 我在quartus II 中想将部分引脚设为弱上拉，但不成功，出现了如下提示，还请各位大虾指点如何正确配置引脚属性。:)
-
wp0624
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
