- 本课程为精品课，您可以登录eeworld继续观看：
- 无刷电机驱动PCB设计
- 登录
- 时长：29分53秒
- 日期：2021/04/11
- 收藏视频
- 上传者：Lemontree
- 去评论
推荐帖子
-
C2000 Piccolo LaunchPad 之controlSUITE
- 根据TI的介绍，我了解到C2000的所有例程都在 controlSUITE里。大家可以去TI网站C2000栏里的软件下载。[url=http://www.ti.com/lsds/ti/microcontroller/32-bit_c2000/software.page]http://www.ti.com/lsds/ti/microcontroller/32-bit_c2000/software.p
-
ddllxxrr
微控制器 MCU
-
LC振荡电路分析
- [backcolor=rgb(239, 245, 249)][size=14px]电路目的应该是在Q2的集电极上产生了一个微小的正弦电流，然后输出到下一级三极管/运放的放大吧。[/size][/backcolor][backcolor=rgb(239, 245, 249)][size=14px]但是，实际焊出个电路来的话，经常是发现集电极没有电流变化，基本上是4V的电压信号，应该是没有起振。[/s
-
jplzl10000
模拟电子
-
模拟滤波器的等效电路图
- 我们常讲的模拟滤波器，是不是都可以等效为电容电感的串联或并联电路？
-
secondlife110
无线连接
-
WINCE如何停止开机运行?
- 我拿到我朋友的一块板子，他板子上已经也有一个程序，程序是一开机就自动运行，并且全屏幕运行的。无论怎么样也退出不了程序。我现在想把他的程序COPY到自己的电脑上来，怎样才能COPY过来呢？WINCE4.2的版本的系统，如何停止掉程序。我现在的状态时，他的板子是程序写进去了，板子只有USB-H的口，没有USB-D口。我想用ACTIVESYNC用不了USB，用不了串口，因为进入不了他的板子去调试。没有另
-
神童一休
嵌入式系统
-
关于verilog状态机更新的问题
- 本人刚入门FPGA不久，请教verilog大神一个关于状态机的问题一种verilog常用状态机的写法是always @(posedge clk, negedge reset)beginif(!reset )begincurrent_state <=state_idle;end else begincurrent_state <= next_state;endendalways @(*)beginn
-
liluchang1993
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
