- 本课程为精品课，您可以登录eeworld继续观看：
- 数组名的指针保存
- 登录
- 时长：13分2秒
- 日期：2022/05/01
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
GC5016配置
- [i=s] 本帖最后由 nilwade 于 2014-4-24 21:58 编辑 [/i]最近在上手GC5016，想实现一个16 bit实数进，16 bit实数出的DUC功能。在配置文件中设置：#输入设置splitiq 1tinf_cmplx 0tinf_tdm 0。。。。。。。。。。。。。。。。#输出设置tout_cmplx 0tout_rate 1tout_nsig 4tout_res 0to
-
nilwade
FPGA/CPLD
-
面向点对点无线应用市场的完整射频前端解决方案
- Avago Technologies(安华高科技)宣布已经完成面向逐渐扩展38GHz到42GHz无线基础设施和回程线路(backhaul)点对点无线市场所开发的Avago特有五颗芯片系列初期原型制造，基于市场需求和客户意见，Avago设计了采用表面贴装封装的高性能毫米波产品。Avago是为通信、工业和消费类等应用领域提供模拟接口零组件的领导厂商。 “我们的38GHz和42GHz点对点无线解决方案
-
xtss
无线连接
-
请问Simulator 和CCS是什么关系
- 各位学长：===================================我看到书上讲ccs的使用，又讲了simulator的使用，我现在就是搞不明白，这两个东西有什么关系，既然都做为仿真程序。 我感觉到simulator是Ti的早期的仿真程序版本吧，因为看到还有关于dos下使用的问题 =================================================欢迎各位
-
xinyancode
DSP 与 ARM 处理器
-
来碰碰运气,坛子里面有没有做过载波同步的?
- 最近需要用FPGA做个数字接收机,载波同步上遇到点困难,恰逢楼主通信方面知识相当欠缺..资料什么的看了几天还是有些问题,整理一下发上来跟大家讨论下:1.同相-正交环(costas环)能不能同时做锁频锁相?现在发现对信号加高斯白噪之后鉴相器(PD)的输出会比没有噪声有所上升,自己分析应该是噪声中包含额外的频率分量,但是鉴相器输出频率控制字升高会不会对环路有不良影响?这方面真正的工程都是怎么做的呢?2
-
astwyg
FPGA/CPLD
-
编程实例分享 MSP430单片机UART_FIFO 发送 接受
- 程序1发送：#include#define TXBUF_SIZE32/*发送FIFO的最大容量*/unsigned char TX_BUFF[TXBUF_SIZE];/*发送FIFO缓冲区数组*/unsigned intUART_OutLen=0;/*发送FIFO内待发出的字节数*/unsigned intTX_IndexR=0;/*发送FIFO内的读指针*/unsigned intTX_Inde
-
fish001
微控制器 MCU
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
