- 本课程为精品课，您可以登录eeworld继续观看：
- 课程介绍
- 登录
- 时长：16分38秒
- 日期：2022/05/03
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
15年15个网站改变世界
- 1991年8月，美国正式将互联网技术由军用转为民用，由此引发了全球互联网热潮，人类生活开始了天翻地覆的变化。本周出版的英国《观察家报》列出了在这15年里改变世界的15个网站。 1 www.eBay.com(电子港湾)创建：皮埃尔·奥米迪亚，1995年，美国 用户：1.68亿 关键词：在线拍卖和购物 除了枪支弹药以外，你几乎可以在这里买到任何想买的东西。许多人甚至放弃了原有的工作，转
-
soso
聊聊、笑笑、闹闹
-
请问ROM/bin文件的格式是如何执行处理的？
- 请问ROM/bin文件的格式是什么如何执行处理的？例如在【显示设置】中的 1234512345，在手机/MP4的ROM中发现是DF5FBBB9BA的，请问做了那些处理？变换的方式是什么？二进制的：12345123450001 0010 0011 0100 0101 0001 0010 0011 0100 0101在ROM中发现的却变成这样：DF5FBBB9BA[color=#0000FF]1101
-
xbj0627
嵌入式系统
-
求助电路中与非门的作用
- 在图中我从A点引出波形驱动N-MOS管发现驱动波形的上升沿很弯，开通很慢，而经过门电路（与非门芯片为74vhc00）后驱动MOS管，驱动波形可以变为很正的方波，然后我一直想不明白为什么经过一个门电路能达到这个效果，还有mos管输出的波形上升沿和下降沿有尖刺，上升沿的差不多10V，下降沿的差不多5v，mos管发热也很快，mos管用的80NF70，请大神指点一二:congratulate:。
-
令届剑
模拟电子
-
Verilog多个模块怎么整合到一块，然后通过下载线下载到FPGA里边呢，谢谢
- 大家好，这是我在书上找的几个模块，都用Quartus编译通过了，但是我现在要把他们整合在一起，实现一个完整的功能，在Quartus上该怎么做呢，谢谢大家了DS18B20的温度测量模块module temperature(clk,dq,d,cont,temp);input clk;input dq;output d;output cont;output[9:0] temp;reg d;reg con
-
luoqingqun
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
用户评论