- 本课程为精品课，您可以登录eeworld继续观看：
- 安路FPGA MCU软核IP运行程序：测试外部总线地址映射
- 登录
- 时长：1分27秒
- 日期：2022/04/30
- 收藏视频
- 上传者：cruelfox
- 去评论
推荐帖子
-
请假一周
- 本周去外地不能上网，特请假一周。同学们需要抓住大好时机，趁我不在多发帖子，我是没有机会删帖哦！咔咔！
-
murray
工作这点儿事
-
像素与CCD之间关系
- 对于消费级数码相机来说，特别是强调性价比的家用型数码相机，如果一味的追求高像素，则很可能损失相机本身的功能，例如像变焦、微距、甚至镜头素质，就单一的成像而言，画质的优良与镜头、CCD、数字处理芯片等多个部件都有关系，特别是CCD感光元件，并非是大家想象的那样，像素越高，画质就越清晰，相反，如果在CCD尺寸不变的情况下，像素越高，画质就越不清晰。接下来我们就从原理来给大家分几个点介绍什么是CCD感光
-
探路者
移动便携
-
【课程推荐】+ C2000入门基础
- 我推荐的课程是《C2000入门基础》，课程链接的地址为：[url]https://training.eeworld.com.cn/course/3580/learn?iscs=1#lesson/7070[/url]本讲座包含C2000发展史，复位、中断和系统初始化过程，关键控制外设，开发环境的使用，烧写操作和在白电的应用实例等，主要是C2000的基础知识，较适合初学者观看。[align=center
-
cquwuqiang
微控制器 MCU
-
powerpc讲义
- 网上找到的powerpc讲义，鉴于此类资料很少，转过来收藏
-
bluehacker
NXP MCU
-
Fast Input/Output Registers约束
- 在设计中为了保证时序的性能，常常要加入一些约束，使布局布线能优化一些或是按照我们的意思走；以前对于约束相当地陌生，只知道给时钟加上约束，如100MHz的时钟在布局线前要给它加大于100MHz的时钟约束（如125MHz），以便布线结果可以朝着这个结果去布，这样的约束可以尽量提高这一时钟Slack的性能，如果设计不是组合逻辑很多、扇出太大等，一般这一要求加上这一约束都是可以达到的；题外话多了，呵呵这里
-
eeleader
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
