-

- 视频加载中。。。
- 时长:5分25秒
- 日期:2022/10/23
- 收藏视频
- 上传者:桂花蒸
- 去评论
推荐帖子
-
DDR2 mig核的使用求助
- 各位大神,我在一个xilinxV5的板子上想实现与DDR2的通信;利用了MIG生成了核,然后利用bat文件生成了ise工程。之后想验证下读写,不知道应该怎么操作?比如我想写指定的数据,应该怎么写,以及读另外生成的UCF需要修改吗?不甚感激!!!最好要完整的项目可以指导我下!
-
pszzbb
FPGA/CPLD
-
学习MSP430F5529时钟模块的知识
- [size=4] 最近开始学习MSP430系列一款新CPU,F5529。按照之前学430的方法,我开始了解他的时钟部分,我参照TI官方例程学习,其中有段程序让我在实验室困惑了很久,这句注释如下:[/size][size=4][/size][size=4]ACLK=n/a, MCLK=SMCLK=BRCLK=default DCO=1.048576 MHZ[/size][size=4][/size]
-
fish001
微控制器 MCU
-
艾睿电子线上研讨会:英特尔FPGA深度学习加速技术 报名中~~
- 艾睿电子线上研讨会:英特尔FPGA深度学习加速技术7月30日上午10:00-11:30 期待您的莅临!点此报名直播直播时间:2019年7月30日上午10:00-11:30直播主题:英特尔FPGA深度学习加速技术直播内容:本次讲座简要介绍英特尔OpenVino工具包架构以及基于FPGA的加速卡,帮助用户快速部署基于英特尔FPGA的深度学习推理加速方案。直播嘉宾:直播讲师吴雷(ALEX WU)艾睿电子
-
EEWORLD社区
FPGA/CPLD
完成课时学习+分/次