课程介绍
相关标签: 树莓派
Pick你的树莓派 防吃灰指南
推荐视频

    猜您喜欢

    推荐帖子

    DE1SOC OpenCL VGA 工程编译 mandelbrot
    [b][url=]DE1SOC OpenCL VGA 工程编译[color=red]mandelbrot[/color][/url][/b]时间 :2015年4月2日作者:knat开发板:DE1SOC Rev C百度网盘资料 :[url=http://pan.baidu.com/s/1ge2q9Tx][color=blue][u]http://pan.baidu.com/s/1ge2q9Tx[/u
    alphalovelife FPGA/CPLD
    ocl电路的疑问
    书上说正半周时T1导通,T2截止。我的疑问是T1导通时T2发射极两端电压是U0>0,那么T2此时也应导通啊为什么 会截止呢?
    banana 模拟电子
    vc控制台程序如何获取整个硬盘的扇区数?
    就是在win32 console程序下,通过什么方式可以获取硬盘的总扇区数?api函数? 转为16位模式调int 13?另外就是对硬盘的直接读写除了createfile(),还有其他什么方式吗?
    taoym101 嵌入式系统
    TI电源学习成长路之PFC控制电路
    [font=微软雅黑][size=4]以下是小编为大家精选的关于PFC功率电路的课程,希望大家学习之后,能够对PFC的理解与设计有一个显著的进步:[url=https://training.eeworld.com.cn/TI/show/course/4019]>>三相维也纳PFC拓扑设计方案[/url][url=https://training.eeworld.com.cn/TI/show/cou
    EE大学堂 大学堂专版
    【公告】TI精品课程即将更新,请大家注意备份信息!!
    :)参与TI教室学习的同学们:为了让大家学习更方便,我们将于2012年6月8日中午12:00进行课程更新,请大家注意做好备份工作:1、 学习时长、考试记录前台清零,所以遇到学习记录、考试记录清零的情况请不要惊慌,我们后台的学习时长统计记录依然存在,相关考试记录也将保存。我们将依照此记录进行板子发送情况;2、 课程内课堂笔记备份:请将课程内的课堂笔记备份至本地,升级后课堂笔记信息也将清除,如未及时备
    EEWORLD社区 TI技术论坛
    FPGA时钟之惑
    设计者有这样几个时钟原始时钟1,org_clk,频率100MHz通过分频电路,使用org_clk产生几个时钟,包括时钟2,clk_50m,频率50MHz时钟3,不规则分频产生时钟clk_24m,频率约为24M,所谓不规则分频即是指(4,4,4,5,4,4,4,5)延长某一次计数的计数值,改变其占空比,从而影响其频率时钟2和3的上升沿为严格意义上对齐,两者各驱动一大块逻辑电路,并且其之间有数据交互问
    wkj FPGA/CPLD

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved