- 时长：6分48秒
- 日期：2015/10/09
- 收藏视频
- 上传者：chenyy
- 去评论
推荐帖子
-
请教一个verilog 程序！
- 前仿没有问题，用Quater 2编译也成功了，但后仿时出现网表文件错误……请高人指教……谢谢……`timescale 1ns/100ps`define clk_cycle 50module sim_all(clk,rst,rst1,wr_en,rd_en);input clk,rst,rst1,wr_en,rd_en;wire [7:0]d_out;wire clk_10mb;wire clk_o
-
lingfeng
嵌入式系统
-
问下：STM的16个大电流驱动
- 问下：STM的16个大电流高电平驱动光耦，他应该串一个电阻还是该用个上拉电阻？再一个：用定时器时与定时器对应的口能不能做通用i/o口？
-
maxipeiz
stm32/stm8
-
基于actel fpga的周期反馈式纯数字锁相环
- [i=s] 本帖最后由 teleagle 于 2018-10-8 22:19 编辑 [/i][b][color=#000000][/color][/b][color=#000000]基于actel fpga的周期反馈式纯数字锁相环: [/color][color=#000000][/color][font=宋体][size=10.5pt]简单的说就是建立一个状态机，对输入周期参数在产生时钟的每个周
-
teleagle
FPGA/CPLD
-
此电路作用是什么
- 此为单电源供电电路的画法，双电源供电时一般将地变为负电源，一直不明白它的具体作用，请各位大神帮忙指点
-
yyd0311
模拟电子
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论